SU663108A1

SU663108A1 - Reversible pulse converter-distributor

Info

Publication number: SU663108A1
Application number: SU711676905A
Authority: SU
Inventors: Анатолий Иванович Кривоносов; Вадим Михайлович Миролюбский; Виктор Иванович Редченко; Георгий Андреевич Кузьмин; Леопольд Александрович Сулима; Олег Кириллович Левшин
Original assignee: Предприятие П/Я А-7160
Priority date: 1971-07-05
Filing date: 1971-07-05
Publication date: 1979-05-15

Description

(54) РЕВЕРСИВНЫЙ ПРЕОБРАЗОВАТЕЛЬ-РАСПРЕДЕЛЖЕЛЬ ИМПУЛЬСОВ(54) REVERSIBLE CONVERTER-DISTRIBUTION PULSES

элементов ИЛИ, входы элементов И соединены с входами третьего элемента ИЛИ, дополнительно введены третий, четвертый, п тый, шестой, седьмой , восьмой, дев тый, дес тый, одиннадцатый и двенадцатый элементы И, четвертый и п тый : элементы ИЛИ, два инвертора, дополнительный .триггер, блоки синхронизации и управлени тактами , причем выходы триггеров основного регистра соединены с входами блока синхронизации, первы1г входы вторых элементов.И соединены с . нулевыми выходами триггеров основного регистра , нулевые входы которых соединены соответстВЙ1НО с выходами четвер1ого и п того элементов ИЛИ, вторые входы первых и вторь1х элементов И соединены с выходом первого инвертора, выходы вторых элемейтов И соединены соответственно с единичными входами первбго и второго триггеров вспомогательного регистра, выход третьего элемента ИЛИ соединен с входом блока управлени тактами и входом второго инвертора, выход которого соединен с первыми входами одиннадцатого и двенадцатого элементов И, единичный выход первого триггера вспомогательного регистра соединен с первыми выходами четвертого, п того , дев того и дес того элементов И, нулевой . выход первого триггера вспомогательного регистра соединен с первыми входами третьего, шестого , седьмого и восьмого- элементов И, единичный «ыход второго триггера вcпoмoгaтeльнof 6 регистра соединен с вторыми входами третьего, четвертого , седьмого и дес того элементов И, нулевой выход второго триггера вспомогательного регистра соединен с вторыми входами п того, шестого, восьмого и дев того элементов И-, третьи входы третьего, четвертого, п ±ого и шестого элементов И соединены с выходом одиннадцатого элемента И, третьи входы седьмого, вос1.мого, дев того и дес того элементов И соеданены с выходом двенадцатого элемента И, вьОсод третьего элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходов восьмого элемента И и входом блока управлени тактами, выход четвертого элемента И соединен с выходом блока управлени тактами и первым входом п того элемента ИЛИ, второй вход которого соединен с выходом седьмого элемента И, выход п того элемента И соединен с входом блока управлени тактами и с первым входом чет вертого элемента ИЛИ, второй вход которого соединен с выходом дес того элемента И, выход шее того элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом дев того элементу И и входом блока управлени тактами, третьи входы первого и втр.рого , а также четвертого и п того элементов ИЛИ ШеДиненыс сЬбТветствуюицши входами блока управлени тактами, вторые входы одиннадцатого и двенадцатого элементов И соединены с входомthe elements OR, the inputs of the elements AND are connected to the inputs of the third element OR, the third, fourth, fifth, sixth, seventh, eighth, ninth, tenth, eleventh and twelfth elements AND, the fourth and fifth are added: OR elements, two inverters , an additional trigger, synchronization and clock control blocks, with the outputs of the main register flip-flops connected to the inputs of the synchronization block, the first 1 inputs of the second elements. And connected to. the zero outputs of the main register flip-flops, the zero inputs of which are connected respectively to the outputs of the fourth and fifth elements OR, the second inputs of the first and second elements And are connected to the output of the first inverter, the outputs of the second elements And are connected respectively to the single inputs of the first and second triggers of the auxiliary register, output the third element OR is connected to the input of the control unit clocks and the input of the second inverter, the output of which is connected to the first inputs of the eleventh and twelfth elements AND, one The identical output of the first trigger of the auxiliary register is connected to the first outputs of the fourth, fifth, ninth and tenth elements And, zero. the output of the first trigger of the auxiliary register is connected to the first inputs of the third, sixth, seventh and eighth elements AND, the single “output of the second trigger of the second register 6 is connected to the second inputs of the third, fourth, seventh and tenth elements of the AND, the zero output of the second trigger of the auxiliary register is connected with the second inputs of the fifth, sixth, eighth, and ninth elements AND, the third inputs of the third, fourth, n ± th, and sixth elements And connected to the output of the eleventh element And, the third inputs of the seventh, eighth. The first, ninth and tenth elements of AND are connected to the output of the twelfth element AND, the third element AND is connected to the first input of the first OR element, the second input of which is connected to the outputs of the eighth AND element and the input of the clock control unit, the output of the fourth And element is connected to the output control unit clocks and the first input of the fifth element OR, the second input of which is connected to the output of the seventh element AND, the output of the fifth element AND is connected to the input of the control unit clocks and the first input of the fourth element OR, the second input D of which is connected to the output of the tenth element And, the output of the neck of that element And is connected to the first input of the second element OR, the second input of which is connected to the output of the ninth element And and the input of the clock control unit, the third inputs of the first and second, as well as the fourth and the fifth elements OR STEINDINNE with corresponding inputs of the clock control unit, the second inputs of the eleventh and twelfth elements AND are connected to the input

первого инвертора и выходом блока управлени тактами, третьи входы одиннадцатого и двенадца того элементов И соединены соответственно с нулевым и единичным выходами дополнительного триггера, а также с соответствующими входами блока управлени тактами, входы дополнительного триггера соединены с соответствуюшими выходами блока управлени тактами,the first inverter and the output of the clock control unit, the third inputs of the eleventh and twelve elements And are connected respectively to the zero and single outputs of the additional trigger, as well as to the corresponding inputs of the clock control unit, the inputs of the additional trigger are connected to the corresponding outputs of the clock control unit,

На чертеже представлена блок-схема предлагаемого реверсивного преобразовател -распределител The drawing shows the block diagram of the proposed reversible Converter-distributor

Реверсивный преобразователь-распределитель содержит блок 1 синхронизации, первый и второй (триггеры 2,3 основного регистра, первые элементы 4 И, вторые элементы 5 И, первый и триггеры 6, 7 вспомогательного регистра, третий элемент 8 ИЛИ, третий, четвертый, п тый, шестой, седьмой, восьмой, дев тый, и дес тый элементы 9, 10, 11, 12, 13, 14, 15, 16 И, первый, второй, четвертый и п тый элементы 17, 18, 19, 20 ИЛИ, одиннадцатый и двенадцатый элементы 21, 22 И, первый и второй инверторы 23, 24, дополнитель;ный триггер 25 знака, блок 26 управлени тактами , шину 27 Вход, шину 28 Реверс, шину 29 Пр мой код.Reversing converter-distributor contains synchronization block 1, first and second (main register triggers 2.3, first elements 4 AND, second elements 5 AND, first and triggers 6, 7 of the auxiliary register, third element 8 OR, third, fourth, fifth) , sixth, seventh, eighth, ninth, and tenth elements 9, 10, 11, 12, 13, 14, 15, 16 AND, first, second, fourth and fifth elements 17, 18, 19, 20 OR eleventh and the twelfth elements 21, 22 And, the first and second inverters 23, 24, additional trigger 25 characters, block clock control unit 26, bus 27 Input, bus 28 Reverse, Bus 29 Pr my code.

Устройство работает следуюшим образом.The device works as follows.

При отсутствии импульсов на шине 27 Вход через первый инвертор 23 разрешаетс прохождение сигналов через элементы 4, 5 И перезаписи, и информаци с выходов исполнительных тригге- ров 2, 3 основного регистра переписываетс на промежуточные триггеры 6, 7 вспомогательного регистра.In the absence of pulses on the bus 27. The input through the first inverter 23 allows the passage of signals through the elements 4, 5. Both the rewrites and the information from the outputs of the actuating triggers 2, 3 of the main register are rewritten to the intermediate triggers 6, 7 of the auxiliary register.

Перед поступлением входных импульсов на шину 27 Вход триггер 25 знака устанавливаетс в соответствующее положение 1 или О микрокомандой на шине 29 Пр мой вход или шине 28 Реверс, подготавлива соответственно распредел ющие элементы 21 И или 22 И пр мого хода или реверса. Неэависимо от состо ни триггера 25 знака входные импульсы, проход через инвертор 23 своим передним фронтомзакрывают элементы 3, 4 И перезаписи, то есть отключают входы триггеров 6, 7 вспомогательного регистра от выходов триггеров 2, 3 основного регистра. ; После полного отключени элементов 3, 4 И перезаписи собирательный элемент 8 ИЛИ вырабатывает сигнал, соответствующий уровню О, который управл инвертором 24 рафешает прохождение входного импульса через распредел юшие чейки 21 И или 22 И реверса или пр мого хода.Before the input pulses enter the bus 27, the input trigger 25 characters is set to the corresponding position 1 or O with a microinstruction on the bus 29 Forward input or the bus 28 Reverse, preparing the distribution elements 21 And 22 or 22 Forward or reverse respectively. Regardless of the state of the trigger 25 characters input pulses, the passage through the inverter 23 with its front edge closes the elements 3, 4 and rewriting, that is, disconnect the inputs of the triggers 6, 7 of the auxiliary register from the outputs of the triggers 2, 3 of the main register. ; After the elements 3, 4 are completely disconnected and rewritten, the collecting element 8 OR produces a signal corresponding to the level O, which is controlled by the inverter 24 and prevents the input pulse from passing through the distribution cells 21 AND or 22 AND of the reverse or forward stroke.

Claims

When the micro stroke is carried out by the microcommand on the bus 29, the forward stroke of the 25 character trigger is set to position 1. In this case, the input pulse, the passage through the distributing element 22 and the forward stroke, goes to the 10, 14, 15, 16 elements and controls the forward depending on the state of the flip-flops 6, 7, at the output of one of the control elements 17, 18, 19, 20, OR, a signal that returns one of the working flip-flops 2 or 3 of the main register to the state corresponding to the step processing in the direct course. After the end of the input pulse, the elements 3, 4 and rewrites are opened and the new state of the executive triggers 2, 3 is rewritten on the intermediate daily triggers 6, 7, i.e. the device is ready for the next pulse on the input bus 27. The process then repeats. When reversing, a 25-point trigger is installed by a micro-command on bus 28 Reverse to state O, i.e., after disconnecting inputs of promezochnyh triggers 6, 7 from outputs of actuating triggers 2, 3 and along the permitting signal at the output of the inverter 24, the output pulse goes through distributive evil 21 of the reverse comes to elements 9, 11, 12, 13 and controlling the reverse, which form at the output of one of the control elements 17, 18, 19, 20 OR the signal tilting one of the actuating triggers 2, 3 state corresponding to processing the step in the reverse direction. After the end of the input pulse, the elements 3, 4 and records are opened and now the state of the executive triggers 2, 3 is rewritten to intermediate triggers 6, 7. Then the cycle repeats. Thus, intermediate triggers 6, 7 of the auxiliary register memorize the previous states of the executive triggers 2, 3 and, after arriving at the alarm 27 Input pulse input, control the operating triggers 2, 3 in the following order: for the forward running mode: in the state of the trigger 6 , 7 1 and O, respectively, the executive trigger 3 is set to state 1, with the state of intermediate triggers 6, 7 1 and 1, the executive trigger 2 is set to O, with the state of intermediate triggers 6, 7 O and 1, the executive trigger 3 is set in G at the intermediate state of flip-flops 6, 7, O and O 2 executive trigger is set to r. Then the cycle repeats. For the reverse mode: when the state of the i intermediate triggers 6, 7 1 and O, respectively, the executive trigger 2 is set to the state when the state of the triggers 6, 7 p, the trigger 3 is set to the state .1, at the state of intermediate triggers 6, 7 O and G, the executive trigger 2 is set to state 1, with the state of intermediate triggers 6, 7 1 and 1, the executive gripper 3 is set to state O. Then the cycle repeats. The formula of the invention .. Ich Reversing converter-distributor of pulses containing the first and second triggers of the main and first and second triggers of the auxiliary registers, AND elements and OR elements, the single outputs of the first and second triggers of the main register connected to the first inputs of the first And elements, outputs which are connected to the zero inputs of the first and second triggers of the auxiliary register, respectively, the single inputs of the first and the first triggers of the main register are connected to the outputs first and second elements OR, and BbixojQ (bi of the first and second elements AND are connected to the inputs of the third element OR, characterized in that, in order to extend the functionality, the third, fourth, fifth, sixth, seventh, eighth are added to it , the ninth, tenth, eleventh and twelfth elements AND, the fourth and fifth elements OR, the inverter, an additional trigger and clock control and synchronization blocks, the output of the main register triggers connected to the inputs of the synchronization unit, the first inputs of the second elements are connected to zero output by the main register trigger, kotojpbix zero inputs are connected to the outputs of the fourth and fifth elements OR, respectively, the second inputs of the first and second elements And are connected to the output of the first inverter, the outputs of the second elements And are connected respectively to the single inputs of the first and second triggers auxiliary register, the output of the third element OR is connected to the input of the control unit clocks and the input of the second inverter, the output of which is connected to the first inputs of the eleventh and tw And, the single output of the first trigger of the auxiliary register is connected to the first outputs of the fourth, fifth, ninth and tenth elements of And; the zero output of the first trigger of the auxiliary register is connected to the first inputs of the third, sixth, seventh and eighth elements of And, the single output The second trigger of the auxiliary register is connected to the second inputs of the third, fourth, seventh and tenth elements AND, the zero output of the second trigger of the auxiliary register is connected to the second inputs of the fifth, sixth first, eighth and ninth elements And, the third moves of the third, fourth, fifth and sixth elements And connected to the output of the eleventh element And, the third inputs of the seventh, eighth, eighth and tenth elements And connected to the output of the twelfth element And, the output of the third The AND input is connected to the first input of the first OR input, the second input of which is connected to the output of the eighth element AND and the input of the clock control unit, the output of the fourth element