(54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ .СТИРАНИЙ
Изобретение относитс к радиотех .нике и может быть использовано в уст ройствах, предназначенных дл приема или считывани двоичных фазоманипулированных . сигналов со стирани ми. Известно устройство дл исправлени стираний, содержащее приемник двоичных фазрманйпулированных сигналов -и анализатор формы входного сигнала , объединенные по входу Ц. Однако известное устройство дл исправлени .стираний обладает низкой достоверностью принимаемой информации . Целью изобретени вл етс повыше ние достоверности принимаемой информации . Дл этого в устройство дл исправ лени стираний, содержащее приемник .двоичных фазоманипулИрованных сигналов и анализ атсэр формы входного сигн ла, объединенные по входу, введены два блока сравнени , две линии задержки иблок управлени , причем выход анализатора формы входного сигнала соединен с входом первой линии задержки и первым входом первого бло ка сравнени , второй вход которого соединен с первым выходом приемника двоичных фазоманипулИрованных;оигналов , соединенного с первыми входами блока управлени и второго блока сравнени , второй вход которого соединен с выходом первой линии задержки, при этом второй выход приемника двоичных фазоманипулИрованных сигналов соединен с вторым входом блока управлени , третий и четвертый входы которого соединены соответственно с выходом йторого блока сравнени и через вторую линию задержки с выходом первого блока сравнени . На чертеже приведена структурна электрическа схема устройства. Устройство дл исправлени стира ,ний содержит приемник двоичных фазоманипулИрованных сигналой 1 и анализатор формы входного сигнала 2, объединенные по входу, два блока сравнени 3 и 4, две линии задержки 5 и 6 и блок управлени 7. Причем выход анализатора формы входного сигнала 2 соединен с входом первой линии .задержки 5 и первым входом первого блока сравнени 3, второй вход которого соединен с первым выходом приемника двоичных фазоманипулИрованных сигналов , соединенного с первыми входами блока управлени 7 и второго блока сравнени 4, второй вход которого соединен с выходом первой линии задержки 5, при этом второй выход при ёмника двоичных фазоманипулированных сигналов 1-соединен с вторым входом блока управлени 7, третий и четвертый входы которого соединены соответ ственно с выходом второго блока срав нени 4 и через вторую линию задержки 6 с выходом первого блока сравнени 3. Устройство работает следующим образом . Прин тый двоичный фазоманипулированный сигнал поступает на первый приемника двоичных фазоманипулированных сигналов 1 и на первый вход анализатора формы входного сигнала 2, на; вторые входы этих устройств подаетс синхросигнал y(t), квазикогерентный входному. Синхросигнал y{t) подаетс также на блок управлени 7 дл синхронизации работы всего устройства. Если входной сигнал недеформирован, то на основном выходе приемника двоичных фазома нипулированных сигналов 1, подключенном к блоку управлени , блокам срЖвйёнй 3 и 4, по витс послёдЬ вйтельность двоичных единиц и нулей-, соответствующа входному сигналу. На дополнительном выходе приемника двоичных фазоманипулированных .сиг налов 1, подключенном только к блоку управлени 7, вырабатываетс сигнал Q, означающий, что прин тый бит-период недеформирован , Этот сигнал G, разрешает выход сигнала изблока управлени 7 по первому выходу без корректировки, но с задержкой на один бит-период в блоке управлени 7 На втором выходе блока управлени 7 устанаёливаетс уровень, пбдТвёрждаю щий достоверность выдаваемой информации . Одновременновходной сигнал посту пает на анализатор формы входного .сигнала 2, который выдел ет область -Г на границе двух соседних бит-периодов такой величины, чтобы обеспечить надежное обнаружение переходной области X при минимальной веро тност ошибки. Если переходна область А обнаруживаетс , то на выходе анализа тора формы входного сигнала 2 формируетс импульс длительностью в половину бит-периода и соответствующий, например, уровню логической единицы. Сигнал с .го выхода приемни кадвоичных фазоманипулированных сиг налов 1, соответствующий предыдущему бит-Периоду входного сигнала, посту .пает .на один из входов блока сравнени 3, (эдновремённо на второй вход rto ступает сигнал с выхода анализатора формы входного сигнала 2; соответствугощий рёзулЁт-ату анализафЬрШГ в}56д ного сигнала в области Т на рс1йй Це между предыдущим и поступающим сигналами . С выхода блока сравнени 3 идентифицированный сигнал через линию задержки 6 на один бит-период поступает в блок управлени 7. Сигнал с выхода анализатора .формы входного сигнала 2, соответствующий результату анализа формы входного сигнала в области t на границе между поступивиШм и последующим, сигналами, задерживаетс на один бит-период линией задержки 5 и поступает на вход блока сравнени 4 одновременно с cигнaлo i, соответствующий результату идентификаций последующего бит-периода, и далее в блок управлени 7. Блок управлени 7 при поступлении на Вход устройства недеформированных сигналов н аходитс в первоначальном состЪ нии; запрещающем корректировку правильно идентифицированных сигналов , поступающих с основного выхода приемника двоичных фазоманипулированных сигналов 1, сигналами, поступающими с линии задержки бис выхода блока сравнени 4. Если вслед за последним недеформированным бит-периодом на вход устройства поступает последовательность стертых бит-периодов Хц, где k 1,2,...п, то при работке .этих бит-периодов входного сигнала на основном выходе приемника двоичных фазоманипулированных сигналов 1 по вл етс сигнал, соответствующий логическому нулю, а на дополнительном выходе - импульс Q, соответствующий логической единице и означающий, что прин тый бит-период стерт. При поступлении на вход устройства деформированного бит-периода Х в момент t импульс Q, поступа в блок управлени 7, разрешает корректировку стертого бит-периода Х., в соответствии с результатом его идентификации, и с основного выхода блока управлени 7 снимаетс откорректированный сигнал. Одновременно первый импульс О., соответствующий Х, подготавливает блок управлени 7 та-, КИМ образом, что в случае приема следующего стертого бит-периода.XjV .и выдачи в момент времени tj на дополнительном выходе приемника двоич . ных фазоманипулированных сигналов 1 второго импульса Gl, подр д запрещаетс идентификаци Х по Х, т.е. запрещаетс сн тие сигнала с линии задержки 6 и разрешаетс и-дентификаци поПоследующему, который поступит в момент времени tj. Если в это врем приходит стертый бит-период X g и в блок управлени 7 с дополнительного выхода приемника двоичных фазоманипулированных сигналов 1 в момент времени t, поступит третий импульс U подр д, то на втором выходе блока управлени 7 по вл етс высокий уровень , соответствующий логической единице и означающий, что с первого выхода выдаютс сигналы, соответствующие деформированным символам. Этот