6 следовательно соединенные элемент сов падени , элемент НЕ, элемент И и дополнительный счетчик, второй вход которого соединен с выходом блока вы делени тактоврй частоты, а выход с дополнительным входом переключател , причем выход сумматора соединен с входом элeмe тa совпадени , выход кото рого соединен с третьим входом дополнительного счетчика, а дополнительный выход переключател подключен к второму входу элемента И, при этом другой выход блока задержки соединен с вторым входом элемента совпадени , введены последовательно соединённые дополнительный блок задержки, первый и второй дополнительные суг 1маторы, блок усреднени .и блок управлений, выходы которого подключены к дополнительным входам решающего блока и дополнительного счетчика,а вход дополнительного блока задержки соединен с входом решающего блока и с другим входом второго дополнительного сумматора . На чертеже изображена структурна электрическа схема предложенного устройства. Устройство синхронизации псевдошумовых сигналов содержит последовательно соединенные решающий блок 1 и блок запрета 2, второй БХОД которо го соединен с генератором 3 временных иптеЕЬвалов, последовательно соединенные блок задержки 4, блок выдел ни 5 тактовой частоты, регистр б сдвига, сумматор 1, переключатель выход которого соединен с решающим блоком 1 и .вторым входом регистра 6 сдвига/ причем выход блока запрета 2 соединен с соответствующими, входами переключател 8 непосредственно и че рез счетчик 9 загрузки, второй вход которого соединен с блоком выделени 5 тактовой частоты, а другой выход .блока задержки 4 подключен к другому входу переключател 8, последователь но соединенные элемент совпадени 10 элемент НЕ И, элемент И 12 и дополнительный счетчик 13, второй вход ко торого соединен с выходом блока выделени 5;тактовой частоты, а выход с дополнительным входом переключател 8, причем выход сумматора 7 соединен с входом элемента совпадени 10, выход которого соединен с третьим входом дополнительного счетчика 13, а дополнительный выход переключател 8 подключен к второму входу элемента И 12, при этом другой выход блока задержки 4 соединён с вторым входом элемента совпадени 10, а так же последовательно соединенные дополнительный блок задержки 14, первый, второй дополнительные сумматоры 15, 16, блок усреднени 17 и блок управлени 18, выходы которого подключены к дополнительным входам решающего блока 1 и дополнительного счетчика 13, а вход дополнительного 9 блока задержки 14 соединен с входом решающего блока 1 и с другим входом второго дополнительного сумматора 16 . Устройство работает следующим образом . В начальный момент времени на входе решающего блока 1 низкий уровень напр жени , поэтому первый импульс генератора 3 интервалов проходит через блок запрета 2, устанавливает триггер 19 и управл емый триггер 20 переключател 8 в нулевое состо ние и производит сброс счетчика 9 загрузки и сброс дополнительного счетчика 13 через триггер 19 и элемент И 12. Так как управл емый триггер 20 находитс в соото нии О, то входной сигнал через блок задержки 4, вентиль 21 и элемент ИЛИ 22 поступает на вход регистра 6 сдвига. Тактовыми импульсами с блока выделени 5 прин тые символы псевдошумового сигнала продвигаютс в регистре °6 сдвига. Емкость счетчика 9 загрузки выбрана равной числу разр дов регистра 6 сдвига, поэтому когда первый записанный сигнал достих ает последнего разр да, на .входе счетчика 9 загрузки по вл етс сигнал, который перебрасывает триггер 19 в состо ние 1. Сигнал 1 с триггера., 19 поступает на вход элемента И 12, и дополнительный счетчик 13 открываетс дл счета тактовых импульсов, если совпадают символы сигнала на выходах элемента совпадени 10. Если же символы не совпадают, то с помощью элемента НЕ 11 и злемента И 12 формируетс импульс сброса дополнительного счетчика 13 в нулевое состо ние. Емкость дополнительного счетчика 13 вл етс переменной и зависит от веро тности правильного приема одного символа (Р), котора определ етс дополнительным блоком задерх ки 14, первым 15 и вторым 16 дополнительными сумматорами и усреднителем 17. С помощью дополнительного блока задержки 14 и первого дополнительного сумматора 1.5 формируетс псевдошумовой сигнал с нулевой задержкой относительно входного сигнала. При совпадении сигналов на втором дополнительном сумматоре 16 на его выходе формируетс низкий уровень напр жени , а при несовпадении - высокий уровень. За определенный промежуток времени это напр жение усредн етс и по его значению блок управлени 18 регулирует порог в решающем блоке 1 и измен ет емкость дополнительного счетчика 13. Если дл прин тых п+к символов сигнала выполн етс К рекуррентных уравнений (где К - емкость дополнительного счетчика 13), то на выходе дополнительного счетчика 136 therefore, the connected element of the match, the element is NOT, the element is AND, and an additional counter, the second input of which is connected to the output of the clock frequency separation unit, and the output to the additional input of the switch, and the output of the adder is connected to the input of the terminal ta, the output of which is connected to the third input is an additional counter, and the additional output of the switch is connected to the second input of the AND element, while the other output of the delay unit is connected to the second input of the matching element, entered in series an additional delay unit, first and second additional lpg 1matory unit averaging .i control unit which outputs are connected to inputs of an additional decision block and an additional counter, and the additional delay block input connected to the input deciding unit and the other input of the second additional adder. The drawing shows a structural electrical circuit of the proposed device. The device for synchronizing pseudo-noise signals contains a serially connected decision unit 1 and a prohibition unit 2, the second BSHO of which is connected to a generator of 3 time signals, connected in series delay unit 4, a block extracting 5 clock frequency, shift register b, adder 1, switch output of which is connected with the decisive block 1 and the second input of the shift register 6 / and the output of the inhibit block 2 is connected to the corresponding inputs of the switch 8 directly and through the load counter 9, the second input of which is connected It is not connected to the clock selection block 5, and another output of the delay block 4 is connected to another input of the switch 8, successively connected coincidence element 10 NE AND element, AND 12 element and additional counter 13, the second input of which is connected to the output of the allocation unit 5 ; clock frequency, and the output with an additional input of the switch 8, the output of the adder 7 is connected to the input of the coincidence element 10, the output of which is connected to the third input of the additional counter 13, and the additional output of the switch 8 is connected to the second input element 12, while the other output of the delay unit 4 is connected to the second input of the coincidence element 10, as well as the serially connected additional delay unit 14, the first, second additional adders 15, 16, the averaging unit 17 and the control unit 18, the outputs of which are connected to additional inputs of the decision block 1 and the additional counter 13, and the input of the additional 9 delay block 14 is connected to the input of the decision block 1 and to another input of the second additional adder 16. The device works as follows. At the initial moment of time at the input of the decision block 1, the voltage level is low, so the first pulse of the generator 3 intervals passes through the inhibit block 2, sets the trigger 19 and the controlled trigger 20 of the switch 8 to the zero state and resets the load counter 9 and resets the additional counter 13 through trigger 19 and element 12. Since controlled trigger 20 is in the O position, the input signal through delay unit 4, valve 21 and OR element 22 is fed to the input of shift register 6. By clock pulses from the allocation unit, the 5 received pseudo-noise signal symbols are advanced in the shift register 6. The capacity of the load counter 9 is equal to the number of bits of the shift register 6, so when the first recorded signal reaches the last bit, a signal appears at the input of the load counter 9, which flips trigger 19 to state 1. Signal 1 from the trigger. 19 is fed to the input of the element 12, and an additional counter 13 is opened for counting clock pulses, if the characters of the signal at the outputs of the element 10 coincide. If the characters do not match, then an additional pulse is generated using the element NOT 11 and element 12 counter 13 to the zero state. The capacity of the additional counter 13 is variable and depends on the probability of correctly receiving one character (P), which is determined by the additional block of the backplane 14, the first 15 and the second 16 by additional adders and the average 17. By means of the additional delay block 14 and the first additional adder 1.5 A pseudo-noise signal with a zero delay relative to the input signal is generated. When the signals on the second additional adder 16 coincide, a low voltage level is formed at its output, and if there is a mismatch, a high level. Over a certain period of time, this voltage is averaged and, according to its value, control unit 18 adjusts the threshold in decision block 1 and changes the capacity of the additional counter 13. If the received recurrent equations for the received n + k signal symbols are counter 13), then the output of the additional counter 13
по витс сигнал, который поступает на вход элемента И 23 и формирует на его выходе сигнал 1, который перебрасывает управл емый триггер 20 в состо ние 1. После этого закрываетс вентиль 21 и открываетс вентиль 24, и сигнал с выхода сумматора 7 поступает на вход регистра 6 сдвига, тем самым начинает формироватьс опорный сигнал. В решающем блоке 1 принимаемый и генерируемый сигналы сравнивеютс , и если функци взаимной корр л ции за врем анализа превышает заданный блоком управлени 18 порог, то на выходе решающего блока 1 по витс сигнал, который запрещает прохождение импульсов с генератора 3 временных интервалов, и устройство будет находитьс в режиме слежени . Если же порог не превышает с , то на выходе решающего блока 1 сигнала нет, и второй импульс с гене ратора 3 через блок запрета 2 переключает устройство в режим записи принимаемых сигналов в регистр б сдвига, и вышеописанный процесс повтор етс .The Wits signal that arrives at the input of the AND element 23 and generates at its output a signal 1, which transfers the controlled trigger 20 to the state 1. After that, the valve 21 closes and the valve 24 opens, and the signal from the output of the adder 7 is fed to the register input 6, the reference begins to form. In decision block 1, the received and generated signals are compared, and if the mutual correlation function during the analysis time exceeds the threshold set by the control unit 18, then the output of the decision block 1 has a signal that prevents the passage of pulses from the generator 3 time intervals, and the device be in tracking mode. If the threshold does not exceed s, then at the output of the decision block 1 there is no signal, and the second pulse from generator 3 through the inhibit block 2 switches the device to the recording mode of the received signals in the shift register b, and the process described above is repeated.
Предложенное устройство по сравнению с известным имеет меньшее врем вхождени в синхронизм практически во всем диапазоне отношений сигигш/шум на входе устройства.In comparison with the known device, the proposed device has a shorter time for entering synchronism in almost the entire range of sig-nish / noise ratios at the device input.