SU656209A1 - Реверсивный распределитель импульсов - Google Patents

Реверсивный распределитель импульсов

Info

Publication number
SU656209A1
SU656209A1 SU762344967A SU2344967A SU656209A1 SU 656209 A1 SU656209 A1 SU 656209A1 SU 762344967 A SU762344967 A SU 762344967A SU 2344967 A SU2344967 A SU 2344967A SU 656209 A1 SU656209 A1 SU 656209A1
Authority
SU
USSR - Soviet Union
Prior art keywords
distributor
elements
cells
bus
signal
Prior art date
Application number
SU762344967A
Other languages
English (en)
Inventor
Геннадий Константинович Бондаренко
Виталий Моисеевич Голованевский
Леонид Михайлович Дельберг
Семен Абрамович Коган
Леонид Иосифович Тильман
Original Assignee
Проектно-Конструкторский Институт Конвейеростроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Проектно-Конструкторский Институт Конвейеростроения filed Critical Проектно-Конструкторский Институт Конвейеростроения
Priority to SU762344967A priority Critical patent/SU656209A1/ru
Application granted granted Critical
Publication of SU656209A1 publication Critical patent/SU656209A1/ru

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)

Description

1
Изобретение относитс  к области импульсной техники и может быть использовано в различных устройствах автоматики и вычислительной техники.
Известны реверсивные распределители импульсов, содержащие коммутатор питани  и импульсные  чейки 1, однако эти устройства имеют сложную схему.
Известен реверсивный распределитель импульсов, содержаплий коммутатор питани  и последовательно включенные импульсные  чейки пам ти, входы считывани  которых подключены к шинам тактовых сигналов, а выход каждой из  чейки подключен к входу предыдуп1ей и последуюн1ей  чеек 2.
Недостатками устройства  вл ютс  сложность и невысока  стабильность выходных сигналов.
Цель изобретени  - упрощение и повы1пение стабильности выходных сигналов.
Дл  этого в реверсивном распределителе импульсов, содержаи1ем коммутатор питани  и последовательно включенные импульсные  чейки пам ти, причем вход считывани  всех нечетных импульсных  чеек пам ти подключен к первой шине тактовых сигналов, а выход каждой  чейки соединен с входом
предыдущей и последующей  чеек, коммутатор питани  выполнен четырехканальным, а импульсные  чейки пам ти образуют четыре группы. Выходы каналов коммутатора питани  соединены с соответствующими входами групп импульсных  чеек пам ти, один из входов коммутатора подключен к щине реверса, а к входам считывани  всех четных  чеек подключена пина второго тактового сигнала.
Коммутатор питани  представл ет собой замкнутый распределитель импульсов, содержапшй два ключевых э,1емента и по два элемента на каждый из четырех каналов. Выход первого из этих элементов  вл етс  выходом коммутатора и соединен с соответствуюп1ей птпой питани  импульсных  чеек пам ти и входом подготовки второго элемента. Выход второго элемента через разв зывающий диод и первый ключевой элемент соединен со входом подготовки первого элемента последуюп1,его канала коммутатора питани , а через разв зывающий диод и второй ключевой элемент - со входом подготовки первого элемента предществующего канала коммутатора питани . Ключевые элементы выполнены на двух импульсных элементах , каждый из которых соединен своим выходом со входом подготовки другого импульсного элемента. На фиг. 1 представлена принципиальна  электрическа  схема предложенного распределител  импульсов; на фиг. 2 - принципиальна  электрическа  схема коммутатора питани . Распределитель импульсов содержит основные  чейки 1, к которым подключены шины 2 выходных сигналов. Кроме того, выход каждой  чейки 1 соединен с входом подготовки предшествующей и последующей основных  чеек распределител . В случае разомкнутого распределител  исключение составл ют начальна  и конечна   чейки: вход начальной  чейки распределител  подключен только к входу подготовки последующей (второй) чейки, а выход конечной  чейки - только к входу подготовки предпоследней . Входы питани  эмиттеров транзисторов  чеек 1 собраны в четыре шины: к шине 3 подключены эмиттеры нулевой (начальной), четвертой, восьмой и т. п.  чеек распределител ; к шине 4 - эмиттеры первой, п той, дев той и т. п.  чеек распределител ; к шине 5 - эмиттеры второй, шестой, дес той и т. п.  чеек распределител ; к шине 6 - эмиттеры третьей, седьмой, одиннадцатой и т. п.  чеек распределител . Шины 3-6 соединены с соответствующими выходами коммутатора 7 питани . На вход подготовки начальной  чейки распределител  и на вход включени  коммутатора 7 заведена щина 8. Кроме того, на входы коммутатора 7 заведены щины 9 и 10 переключени  направлени  движени  и шина 11 выключени  распределител . Четырехканальный коммутатор 7 питани  построен на элементах 12-23. Выходы элементов 12-15 соединены соответственно с шинами 3-6 питани   чеек 1 распределител  импульсов. Кроме того, выход каждого из элементов 12-15 заведен на вход подготовки элементов 16-19 соответственно. Выход элемента 16 соединен со входом подготовки элемента 13 через разв зывающий диод 24 и ключевой элемент 20 и со входом подготовки элемента 15 через разв зывающий диод 25 и ключевой элемент 21. Аналогично выходы элементов 17-19 соединены со входами подготовки элементов 14, 15 и 12 соответственно через диоды 24 и ключевой элемент 20, а через диоды 25 и ключевой элемент 21 - со входами подготовки элементов 12-14. Выход элемента 20 соединен со входом подготовки элемента 22, выход которого заведен на вход подготовки элемента 20. Выход элемента 21 соединен со входом подготовки элемента 23,

Claims (2)

  1. В такте ti будут считаны элементы 12 и 14 и питающиес  от шин 3 и 5  чейки распределител , в том числе нулева  и втора   чейки. Так как элемент 12 не подготовлен , то питание на шину 3 подано не будет и нулевой элемент распределител  перейдет в нулевое состо ние .без сигнала на выходе. В то же врем  элемент 14 сработает , подготовит элемент 18 и подаст питание ВЫХОД которого заведен на вход подготовки элемента 21. Шина 8 включени  распределител  заведенана входы подготовки элементов 12 и 22. Шина 11 вь ключени  распределител  соединена со входами гап1ени  элементов 21 и 20. Шины 9 и 10 переключени  направлени  движени  заведены соответственно на: вход гашени  элемента 21 и вход подготовки элемента 20; вход гашени  элемента 20 и вход подготовки элемента 21. На считывающие входы элементов 12 и 14 и всех  чеек 1 распределител , запитанных от шин 3 и 5, заведена шина тактового сигнала ti. На считывающие входы элементов 13 и 15 и всех  чеек 1 распределител , запитанных от шин 4 и 6, заведена шина тактового сигнала (3. На входы считывани  элементов 16, 18, 21 и 20 заведена шина тактового сигнала ta, а на входы считывани  элементов 17, 19, 21 и 20 - шина сигнала 14.. На входы считывани  элементов 22 и 23 заведены шины тактовых сигналов 1з и ti. В выключенном состо нии все элементы распределител  не подготовлены, т. е. установлены на «О. Сигнал по шине 8, поступающий, например , в такте ti, подготавливает элементы 22, 12 и начальную  чейку 1 распределител . В такте ti элемент 22 подготовит элемент 20. В то же врем  будут считаны элементы 12 и 14 и соответств Ю1пие  чейки 1 распределител . Но так как подготовленным был только элемент 12, то он сработает - подготовит элемент 16 и подаст питание на щину 3. Одновременно сработает начальна  ( нулева )  чейка 1 распределител  и сформирует выходной сигнал, подготовив также первую  чейку распределител . В такте tj сработают элементы 16 и 20. Элемент 16 через разв зывающий диод 24 и элемент 20 подготовит элемент 13. В то же врем  элемент 20 подготовит элемент 22, который в такте ts вновь подготовит элемент 20. В такте ta сработают элементы 13 и перва   чейка распределител , котора , сформировав выходной сигнал, подготовит нулевую (начальную) и вторую  чейки. Элемент 13 подготовит элемент 17, который в такте t4 через диод 24 и элемент 20 подготовит элемент 14. В то же врем  элемент 20 подготовит элемент 22, а тот вновь подготовит элемент 20. на шину 5, что обеспечит формирование выходного сигнала на выходе второй  чейки раснределител , котора  подготовит первую и третью  чейки. Далее схема работает аналогично. Так как элементы 12-18 образуют за.мкнутый распределитель, то после коммута 1ии шины 6 вновь будет подано питание на 3 и т.д. При поступлении сигнала по шине 10 направление движени  импульса по распределителю изменитс  на обратное. Пусть сигнал по шине 10 поступит .между тактами ti и ta после срабатывапи  второй  чейки распределител , котора  питаетс  от шины 5 элемента 14. При этом втора   чейка распределител  подготовит первую и третью  чейки распределител , а элемент 14 подготовит элемент 18. Сигнал но ппше 10 погасит элемент 20 и подготовит элемент 21. В такте 1г элемент 18 сработает и через элемент 21 и разв зываюнхий диод 25 подготовит элемент 13 (при движении сигнала в пр мом направлении должен был быть подготовлен элемент 16). В такте t будут считаны элементы 13, 15 и  чейки распределител , питаюшиес  от шин 4 и 6, но так как подготовлеи только элемент 13, то напр жение по витс  на Н1ине 4. Поэтому работает 1-а   чейка распределител , а 3-   чейка иерейдет в нулевое состо ние без выходного сигнала. Далее работа распределител  аналогична вьцпеоиисаиной. Сигналом по Н1ине 9 распределитель может быть оп ть переключен на работу в пр мом направлении. Если  чейки I распределител  включены по разомкнутой схе.ме, то распределитель выключаетс  автоматически после того, как сигнал дойдет до его конца. Прервать работу раснределител  можно сигналом по шине 11, который погасит эле.менты 21 и 20. При этом прекратитс  продвижение сигиала по элементам 12-19, т. е. на ишны 3-6 питани   чеек 1 раснределител  не будет подаватьс  напр жение. В результате все  чейки 1 также перейдут в нулевое состо ние (без выходного сигнала), а распределитель вернетс  в исходное состо ние. Таким образом, предложенный раснределитель импульсов и.меет более простую конструкцию и улучшенные временные характеристики выходных сигналов, так как обеспечивает равные интервалы времени между выходными импульсами. Формула изобретени  1.Реверсивный распределитель и.мпульсов , содержащий коммутатор питани  и последовательно включенные импульсные  чейки пам ти, входы считывани  всех нечетных и.мпульсных  чеек пам ти подключены к первой шине тактовых сигналов, а выход каждой  чейки подключен ко входу предыдуи1ей и последующей  чеек, отличающийс  те.м. что, с целью упрощени  и повышени  стабильности выходных сигналов, коммутатор питани  выиолпен четырехканальным, а импульсиые  чейки пам ти образуют четыре группы, причем выходы каналов коммутатора питани  соедииены с соответствуюпгнми входами групп импульсных  чеек пам ти, а один из входов подключен к шине реверса, причем ко входам считывани  всех четных  чеек подключена шина второго тактового сигнала. 2.Раснределитель импульсов по п. 1, отличающийс  тем, что коммутатор питани  выполнен в виде замкнутого раснределител  импульсов, содержащего два ключевых элемента и по два элемеита на каждый из четырех каналов, причем выход первого из этих элементов  вл етс  выходом коммутатора и соединен с соответствующей шиной питани  импульсных  чеек пам ти и входом подготовки второго элемента, выход которого через разв зывающий диод и первый ключевой элемент соединен со входом подготовки первого элемента последующего канала коммутатора питани , а через разв зывающий диод и второй ключевой элементсо входом подготовки первого элемента предилествуюшего канала коммутатора гп1тани . 3.Устройство по пи. 1 и 2, отличающеес  тем, что ключевые элементы вьшолнены на двух импульсных элементах, каждый из которых соединен своим выходом со входо.м подготовки другого имиульсного элемента. Источники ин(|к)рмации., прин тые во внимание при экспертизе 1.Авторское свидетельство СССР ,N0 377950, кл. Н 03 К 17/16.
  2. 2.Авторское свидетельство СССР № 308517, кл. Н 03 К 17/62, 1969..
SU762344967A 1976-04-07 1976-04-07 Реверсивный распределитель импульсов SU656209A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762344967A SU656209A1 (ru) 1976-04-07 1976-04-07 Реверсивный распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762344967A SU656209A1 (ru) 1976-04-07 1976-04-07 Реверсивный распределитель импульсов

Publications (1)

Publication Number Publication Date
SU656209A1 true SU656209A1 (ru) 1979-04-05

Family

ID=20655969

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762344967A SU656209A1 (ru) 1976-04-07 1976-04-07 Реверсивный распределитель импульсов

Country Status (1)

Country Link
SU (1) SU656209A1 (ru)

Similar Documents

Publication Publication Date Title
SU656209A1 (ru) Реверсивный распределитель импульсов
JPS60198922A (ja) Mosfet回路
SU746945A1 (ru) Делитель частоты следовани импульсов на 5,5
SU1443151A1 (ru) Комбинированное устройство временной задержки и формировани импульсов
SU1322456A1 (ru) Импульсный ключ с запоминанием сигнала управлени
SU1386976A1 (ru) Многофазный импульсный стабилизатор посто нного напр жени
CN109412565B (zh) 一种多路信号选择控制电路
JPH06138838A (ja) Lcdドライバ集積回路素子
SU1338061A1 (ru) Синхронный делитель частоты на 10
SU942107A1 (ru) Реверсивный распределитель импульсов
SU705685A2 (ru) Однотактна лини задержки импульсов
SU306570A1 (ru) Делитель частоты
SU1218393A1 (ru) Устройство дл исследовани графов
SU106211A1 (ru) Релейный распределитель
SU1396278A1 (ru) П тистабильный счетный триггер
SU1621153A1 (ru) Устройство дл формировани одиночных импульсов
SU472460A1 (ru) Феррит-диодный двоичный счетчик
SU415643A1 (ru)
SU1515338A2 (ru) Генератор качающейс частоты
SU363977A1 (ru)
SU1112557A1 (ru) Коммутатор каналов с переменным циклом работы
SU1443159A1 (ru) Многоканальный коммутатор
RU1809527C (ru) Многоканальный распределитель импульсов
RU1791833C (ru) Устройство дл выделени элементов изображени подвижных объектов
SU1293832A1 (ru) Расширитель импульсов