подключенык входам соответстВуюших передающих согласующих блоков, введены согласующий накопитель, управл ющий блок и блок измен емой пам ти. Первый и второй дополнительно выходы блока фазировани подключены соответственно к первому и второму входам блока измен емой пам ти и первому и второму входам управл ющего блока, первые управл ющие выходы которого соединены с соответствующими управл ющими входами блока измен емой пам ти , выходьг которого соединены с соответствующими информационными входами согласующего накопител , управл ющие входы которого соединены с соответствующими вторыми управл ющими выходами управл ющего блока. Выходы согласующего накопител подключены к дополнительным управл ющим входам блока групповой обработки сигналов, дополнительный выход которого соединен с третьим входом управл ющего блока, четвертый и п тый входы которого соединены соответственно с первым и вторым выходами 6vTOKa фазировани , информационные входы которого подключены к соответствующим информационным входам блока измен емой пам ти. На чертеже приведена структурна электрическа с.хема устройства. Устройство дл многоканальной передачи двоичной информации содержит П линейных согласующих блоков 1-1 - 1-П, входные и выходные линейные информационные цепи которых подключаютс через П линейных согласующих блоков 1-1 - 1-П к линейным информационным входам и выходам блока 2, предназначенного дл обработки сигналов. Канальные информационные выходы блока 2 соединены с передаточными цеп ми каналов св зи через гт передающих согласующих блоков 3-1-З-ГП.Приемные цепи каналов св зи подключены к канальным информационным входам блока 2 через ш приемных согласующих блоков 4- - -4-/Т} и последовательно соединенных блока 5 измен емой пам ти и согласующего накопител 6, причем информационные входы блока 5 объединены с одноименными входами фазирующего блока 7. Генерйтор 8 тактовых импуЖсбв соединен первым выходом с блоком 2, а вторым выходом - с блоком 7. Первый и второй выходы последнего подключены к одноименным входам блока 5 и управл ющего блока 9, а третий и четвертый выходы - к четверто .му и п тому входам управл ющего блока 9. Дополнительный выход блока 2 соединен с третьим входом блока 9. Управл ющие выходы блока 9 подключены к одноимен-. ным входам согласующего накопител 6 и блока 5 соответственно. Устройство работает следующим образом . Линейные согласующие блоки 1-1 -1-/7 служат дл согласовани входных и выходных линейнЕ гх сигналов по уровню соответственно с линейными информационными выходами и входами блока 2. Этот блок на передающей стороне осуществ а ет поочередное обращение к входным цеп м линий, поочередную обработку линейных сигналов по заданному алгоритму и, разделение обработанных сигналов таким образом, чтобы определенные линейные сигналы были направлены в заданный канал св зи. При этом каждый канал св зи соединен с блоком групповой обработки сигналов через свой передающий согласующий блок 3-1-3-т, задачей которого вл етс согласование параметров канала св зи с вь1ходом блока 2. На приемной стороне блок 2 выполн ет операции, обратные тем, которые были произведены на передающей- стороне. Дл этого на соответствующие его канальные информационные входы должны быть поданы синхронизированные между собой сигналы, принимаемые по подключенным к устройству канала.м св зи разных направлений, причем на выходах цепей приемка каналов св зи указанные сигналы между собой не синхронизированы . Эти сигналы поступают на входы соответствующих приемных согласующих блоков 4-1-4-(Т1, осуществл ющих стыковку параметров цепей приема канала св зи с информационными входа.ми блока 7 и блока измен емой пам ти 5. Блок 7 обеспечивает фазирование принимаемых сигналов каждого канала по элементам и по циклу, осуществл ет синхронизацию блока 5 по тактам каждого канала , и управл ющий блок 9 как по тактам, так и по циклам. Управл ющий блок 9 осуществл ет непрерывное слежение за фазой тактовых импульсов каждого канала относительно эталона , в качестве которого может быть прин та тактова сери одного из принимаемых сигналов, или такты передачи. В случае расхождени (опаздывани или опережени ) фазы тактовой серии канала относительно эталонной на величину, превыщающую длительность бита, блок 9 вырабаты- вает соответствующий управл ющий сигНал , мен ющий адрес чейки блока 5, из которой производитс считывание информации в согласующий накопитель 6. Одновре .менно блок 9 соответствующим образом мен ет адрес чейки, в которую осуществл етс запись информации в согласующем накопителе 6. Синхронизаци работы блока 9 с тактами работы блока 2 обеспечиваетс синхронизирующими импульсами, поступающими из последнего на третий вход управл ющего блока 9. Таким образом блок 5 совместно с блоком 9 осуществл ют синхронизацию прини