SU652553A1 - Логический коммутатор - Google Patents

Description

(54) ЛОГИЧЕСКИЙ КОММУТАТОР

1

Изобретение относитс  к автоматике и вычислительной те.хнике.

В аппаратуре передачи данных, технике св зи и дискретной автоматике примен ютс  логические коммутаторы, предна эначенные дл  выбора одной из входных информационных шин в соответствии с управл юииМ кодом.и выдачи информации с этой шины на выход.

Известен коммутатор, содержащий . блок автономного управлени , интерфейсный блок, двоично-дес тичные счетчики с дешифраторами, устройство индикадии, ключевые транзисторные матрицы, диодно- ,оптронные матрицы l.

Такой коммутатор довольно сложно реализовать в виде большой интегральной схемы.

Наиболее близким по технической сущности к данному изобретению  вл етс  логический коммутатор, содержащий мультиплексоры, регистр, информационные входы которого соединены соответственно с вьпсодаг.ед мультиплексоров и выходами

коммутатора, выходы регистра подключены соответственно к первым информационным входам мультиплексоров, второй информациойный вход каждого из которых соединен с источником питани  коммутатора 2.

Набор мультиплексоров образует трехразр дную схему коммутатора дл  выбора с восьми направлений. Информационные шины с шести направлений по три разр да в каждом подаютс  на входы мультиплексоров . При этом самые верхние информационные шины каждой из групп соответствуют нулевому направлению приема (управл ющий код ООО), следующие входы каждой группы соответствуют первому направлению приема (управл ющий код ОО1) и т.д.

На все три мультиплексора передаютс  обшие сигналы управл ющего кода. На регистр заведена св зь команды приема . Выходы регистра соединены с информационными входами мультиплексоров, соответствующими шестому направлению

652553 приема (управл ющий код НО). Другие информационные входы, соответствующие седьмому направлению (управл ющий код HI), соединены с цепью питани  fSKf TO на них посто нно подаютс  логические нули. При подаче одного из кодов каждый ИЗ Мультиплексоров выбирает соответству ющую информационную шину и пропускает поступающую по ней информацию на выход в тот момент, когда на выходах окажетс информаци , котора  должна быть сохранана , на вход Подаетс  команда йрйёйа и регистр принимает информацию с вь&одов мультиплексоров. После сн ти  команды приёйа регистр фиксирует эту информацию и может хранить ее вплоть до по влени  нШой KOMaiytbi. йавхбдеГ--.-.---;: --: . Если происходит обрьш одной из ши.н, подключенных ко входу, на выходы вьщавтс  информаци  не с того направлени , которое требуетс ,W(y lte a& M Wflln нив ошибки в данных, а последн   мо- жет быть обнаружена извёс нь1Ш 1м:етодам Если, наприм, в машина есть паритетный контроль, то MoajBT быть зафикёнрована люба  константа с неверной четностью Однако применение такого логического коммутатора возможно лишь в случае, если син.хронизаци  работы устройства обработки (УО) информации (машины) и источников информационных и упрйвл кши сигналов осуществл етс  от общего Генератора сиахронизирукнцих Ъигналов. На практике часто прахо итс  коммутировать сигналы, поступающие от удаленньос на значительные рассто ний друг от друга источййков, сиахронизади  работы которых производитс  автономными генераторами, имеющими разные номиналы рабочих частот. Вследствие этого информацис )н ь1е последовательности, поступающие на входьглогического коммутатора , аснн.хронны и следуют с разными ско рост ми. Известный коммутатор не обесп чивает выдачу в устройство обработки ин формационных йоследовательностей без потерь и искажений. Дэйствительно, посксмвькумоМёнть смены управл ющего кода по отношению к информацирнньш последовательност к могут произойти в любое врем , то на вйходы кок татора информационные сигналы будут поступать р искажени ми типа недопустимого умень шбнй  длительностей элементарных посылок (бит) что приводит к потер м информации устройством обработки прн испопьзованйи в качестве приемных устройств. В случае, когда коммутаци  информационных последовательностей сопровождаетс  коммутацией тактовых последовательностей соответствующи,х направлений рассматриваемый коммутатор также не обеспечивает приема информации без искажений в моменты смены управл ющего кода, так как искажени м информации в этом случае сопутствуют искажени  тактовьк последовательностей. При однотактной работе источников информации эти искажени  имеют вид недопустимого уменьшени  длительности тактовых импульсов в моменты переключений, дроблений импульсов тактовых последовательностей и т.п. При многократной работе к; этим видам искажений тактовьгх последовательностей добавл ютс  искажени  типа наложени  импульсов различных тактовых последовательностей, а также изменение взаимногчэ положени  импульсов в тактовых последовательност х. Нарушение пор дка следовани  импульсов в тактовых последовательност х вызывает сбой вработе устройства обработки информации в том случае, если в его состав вход т узлы, работающие по однотактной схеме и синхронизируемые частотой, првдстав;1 ющей собой результат объединени  по ИЛИ (либо другим способом) нескольких тактовых последовательностей. Дл  этн.х узлов по вление лишнего импульса приводит к смешению фазы выходных сигналов на величину интервала между очередным и лишним импульсами, вследствие чего дл  дальнейших преобразований может быть выбрана ложна  информаци . Дл  обеспечени  непрерывности контрол  исправности устройств обработки необходимо, ч(тобы при пэреключении направлений не происходило искажений тактовых П1х;ледовательностей, а именно, уменьшени  до недопустимой величины длительности импульсов, их перекрыти , а также нарушени  пор дка следовани  импульсов. Прн этом исключаютс  потери информации при переключенн х направлений , а ее обработка производитс  в масштабе времени источника, что в р де случаев  вл етс  необходимым условием. Целью изобретени   вл етс  повышение достоверности работы коммутатора. Это достигаетсй тем, что в предлагаемый логический коммутатор введены дополнительный мультиплексор, счетные триггерь, синхронизируемые триггеры и формироватапь тактовых последовательностей , вьЕХоды которого соединены соответственно с тактовыми выходами ком мутатора, а вход через первый сиахронизируемый триггер подключен к выходу дополнительного мультиплексора, первый управл ющий В.ХОД коммутатора через второй синхронизируемый триггер подклю чен к управл кмдему входу регистра, вто рой, третий и четвёртый управл ющие входы коммутатора соответственно через третий, четвертый и п тый синхронизируе мые триггеры подключены к управл ющим входам упом нутых мультиплексоров, ток товые входы коммутатора соединены соответственно со входами счетных триггеров , выходы которых через синхронизируемые триггеры первой группы подключены к соответствующим входам дополни тельного мультиплексора;, входы синхронизируемых триггеров второй, третьей И четвертой групп соединены соответстве но с информационными входами коммутатора , а выходы подключены к информационным входам соответствукшах мультиплексоров , тактовые входы синхронизируемых триггеров и формировател  тактовых последовательностей соединены с петым управл кмйим входом коммутатора , соответствующие входы дополнительного мультиплексора соединены с источником питани  коммутатора, На чертеже представлена схема, представл юща  собой трехразр дный логичес кий коммутатор, где обозначены мультиплексоры 1, 2, регистр 3, информационные входы 4-6, выходы 7, управл ющие входы 8, 9 коммутатора, мультиплексор 10, вход 11 источника питани , управ-. л ющий вход 12, тактовые выходы 13, сч.етные триггерь1 14, сиахронизируемые триггеры 15-21 , формирователь 22 тактовых последовательностей, тактовые входы 23 коммутатора, дополнительный мультиплексор 24. Синхронизируемые триггеры 16, 17, 18 и 19 составл ют соответственно первую, вторую, третью и четвертую группы триггеров. Мультиплексоры 1, 2 и 10 осуществл ют выбор информадион ньпс последовательностей, а мультиплексор 24 - выбор тактовых последовательностей соответствующих направлений. В зависимости от количества элементов , которые могут быть размещены в корпусе большой интегральной схемы, и количества вьюодов, коммутатор может нарашиватьс  как по числу мультиплек- соров (дл  коммутации многоразр дных 53.6 чисел), так и по количеству входов мультиплексоров. На В.ХОДЫ 23 коммутатора поступают тактовые последовательности первого, второго и т.д. направлений. Если источники информации и устройство обработки имеют многотактную систему синхронизак ции, т.е. дл  работы используютс  несколько тактовых последовательностей, сдвинутых по фазе друг относительно дру а, то на входы 23 они поступают в виде одной последовательности, содержащей импульсь всех тактовых последовательностей данного направлени . Тактовые последовательности со входов 23 коммутатора поступают на счетные триггеры 14, преобразующие их в импульснопотенциопьные последовательности, а с выходов Счетных триггеров 14 - на входы синхронизируемых триггеров 16, осу .ществл ющих прив зку фронтов и спадов сигналов импульсно-потенциальных последовгзтельностей . к частоте генератора устройства обработки, подаваемой на вход 12 коммутатора. С выходов синхронизируемых триггеров 16 импульсно-потенциальные последовательности, фронты и спады импульсов которых указывают на местоположение импульсов тактовых последовательностей направлений, подаютс  на соответсвующие входы мультиплексора 24. Назначением синхронизируемого триггера 21  вл етс  подавление помех, возникающих на выходе мультиплексора 24 в моменты переключений вследствие разницы времени переключени  сиахронйзируемых триггеров 16 и входов мультиплексора . Триггер 21, кроме того, вносит фиксированную задержку в тракт формировани  тактовых последовательностей , регенераци  которых осуществл етс  формирователем 22, Регенераци  заключаетс  в вьщелении из фронтов и спадов импульсно-потенциальной последовательности импульсов определенной длительности , достаточной дл  синхронизации работы , а также, в распределении этих импульсов по выходам 13 коммутатора. Сигналы управлени , поступающие на входы 8 и 9 коммутатора, а также информационные последовательности, поступающие на группы входов 4, 5 и 6 коммутатора , подвергаютс  прив зке по фронтам и спадам сигналов к частоте генератора устройства обработки с помощью синхронизируемых триггеров 15, 17, 18, 19 и 20. С выходов сикхроннзируемых триггеров 17, 18 и 19 информационныв сигналы подаютс  на соответствутошие входы мультиплексоров 10, 1 и 2, С выхода синхронизируемого триггера 20 на управл каций вход регистра 3 подаютс  сигналы управлени  хранением информации.

С выходов мультиплексоров 10, 1 и 2 информадиовные последовательности поступают на выходы 7 коммутатора и на входы регистра 3,

Частота следовани  импульсов синхронизирующей тактовой последовательности, подаваемой на вход 12 коммутатора, должна не менее, чем в два раза превышать частоту следовани  импульсов любой из тактовых последовательностей на входах 23 коммутатора,

Изобретение позвол ет коммутировать асинхронные информационные после ова- тельности без потерь информации устройством обработки, а также обеспечивает непрерьюность контрол  устройства обработки при использовании в Нем контрол , -например, по методу дублироватш ,

Следует отметить, что если сигналы управлени  вырабатываютс  устройством обработки, то наличие в схеме коммутатора синхронизируемых триггеров 15   20 не  вл етс  об зательным.

Claims (1)

1. Авторское свидетельство СССР № 480190, кл. Н 03 К 17/02, Н 03 К 17/60, 1973.

2, Авторское свидетельство СССР Ь 440663, кл. G 06 Р .1/04, 1973.