SU651335A1 - Interface - Google Patents

Interface

Info

Publication number
SU651335A1
SU651335A1 SU762387514A SU2387514A SU651335A1 SU 651335 A1 SU651335 A1 SU 651335A1 SU 762387514 A SU762387514 A SU 762387514A SU 2387514 A SU2387514 A SU 2387514A SU 651335 A1 SU651335 A1 SU 651335A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control
trigger
switching element
Prior art date
Application number
SU762387514A
Other languages
Russian (ru)
Inventor
Владимир Петрович Школин
Сергей Федорович Михайлов
Виталий Иванович Тужилин
Original Assignee
Предприятие П/Я М-5769
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5769 filed Critical Предприятие П/Я М-5769
Priority to SU762387514A priority Critical patent/SU651335A1/en
Application granted granted Critical
Publication of SU651335A1 publication Critical patent/SU651335A1/en

Links

Landscapes

  • Multi Processors (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ(54) DEVICE FOR PAIRING

Устройство относитс  к области вычислительной техники и может быть использовано дл  обмена информацией между различными устройствами вычислительных комплексов .The device relates to the field of computing and can be used to exchange information between various devices of computer systems.

Известны устройства, выполн ющие функции сопр жени  между несколькими процессорами , устройствами ввода-вывода и содержащие блоки согласовани , периферийные процессоры, перекрестную коммутационную матрицу и периферийные запоминающие устройства 1.Devices are known that perform the function of interfacing between several processors, input-output devices, and contain matching units, peripheral processors, a cross switching matrix, and peripheral memory devices 1.

Недостатком известных устройств  вл етс  их сложность.A disadvantage of the known devices is their complexity.

Наиболее близким по сущности технического рещени  к данному устройству  вл етс  устройство дл  сопр жени , содержащее две группы блоков согласовани  интерфейсов , первые вход к выход каждого из которых соединены с соответствующими ин-формационными входами и выходами устройства , и узел настройки, подключенный входом и выходом соответственно к управл ющим входу и выходу устройства 2.The closest in essence of the technical solution to this device is an interface device, containing two groups of interface matching blocks, the first input to the output of each of which is connected to the corresponding information inputs and outputs of the device, and the setting node connected by the input and output, respectively to control input and output devices 2.

Недостатком этого устройства  вл етс  низкое быстродействие.A disadvantage of this device is its low speed.

Целью изобретени   вл етс  повышение быстродействи  устройства.The aim of the invention is to improve the speed of the device.

Поставленна  цель достигаетс  тем, что в устройство введена матрица коммутирующих элементов, причем вторые входы и выходы i-ro (i-I,M) блока согласовани  интерфейсов первой группы и вторые вход и выход j-ro (j I,N) блока согласовани  интерфейсов второй группы соединены соответственно с первыми выходами и входами и вторыми выходами и входами коммутирующего элемента i-й строки и j-ro столбца матрицы, управл ющие вход и выход которого подключены соответственно к j-м управл ющим выходу и входу из i-й группы. Кроме того, коммутирующий элемент содержит регистр адреса, схему сравнени ,The goal is achieved by introducing a matrix of switching elements into the device, with the second inputs and outputs i-ro (iI, M) of the interface block of the first group and the second input and output of j-ro (j I, N) of the interface matching block of the second group connected respectively to the first outputs and inputs and the second outputs and inputs of the switching element of the i-th row and j-ro matrix column, the control input and output of which are connected respectively to the j-th control output and input from the i-th group. In addition, the switching element contains the address register, the comparison circuit,

триггер запроса, триггер разрещени , два элемента И и формирователь управл ющих сигналов, причем выход регистра адреса соединен с первым входом схемы сравнени , выход которой подключен к первому входу триггера запроса, выход триггера запроса соединен с управл ющим выходом коммутирующего элемента и первым входом формировател  управл ющих сигналов, второй входrequest trigger, enable trigger, two AND elements and a control signal driver, the address register output connected to the first input of the comparison circuit, the output of which is connected to the first request trigger input, the request trigger output output connected to the control output of the switching element and the first control driver input signals, the second input

которого подключен к вйхЪду триггера разрешени , первый выход формировател  yriравл  ощих сигналов подключенКуправл ющим входам элементов И, выход первого элемента И св зан с первым выходом .ком-: мутирующего элемента, управл ющий вход которого подключен к первому входу триг-: гера.разрешени , выход второго элемента И соединен с третьим входом формировател : управл ющих сигналов и втЬрым..вйходом коммутйрующего элемента, второй вход которого подключен .ко второму входу схемы, сравнени ,: ёхрду первого элемента И ичетвёргому входу:формировател  управл ющих сигналов .входв.торого элемента И пбдклю-. чен к первому вхОДукоммутирующ,ёго элемента , вторые. входы.триггера запросаи триггера разре:шени подключены ко второму выходу формировател  управл ющих сигналов.which is connected to the resolution trigger resolution, the first output of the transducer is connected to the control inputs of the And elements, the output of the first element And is connected to the first output of the com-: mutating element, the control input of which is connected to the first input of the trigger: the output of the second element AND is connected to the third input of the driver: control signals and the third input of the switching element, the second input of which is connected to the second input of the circuit, comparing,: the first element and the fourth input: forms control signaling device. input of the second element And pdc -. chen to the first input, its element, the second. trigger request trigger triggers: the wires are connected to the second output of the control signal generator.

На фиг.1 и 2; показаны блок-схемы..уст-. ройства ;и схемы коммутирующего элемента;1 and 2; block diagrams are shown..ust-. and the circuit of the switching element;

Устройство содержит блок согласовани  интерфейсов, коммутирующий.элемент 2, узел 3 настройки, блок 4. приоритета узла настройки, блок .-5 .управленй  узла Настройки , регистра 6 адреса, схему 7 сравНени , триггер 8 запроса, формирователь 9 .управл ющих сигналов, элементы И Ю и 11 и триггер 12 разрешени .:.,.../The device contains an interface matching unit, switching element 2, setting node 3, setting node priority block 4. Block-5 Control Settings node, address register 6, comparison circuit 7, request trigger 8, control signals driver 9, elements Y and 11 and trigger resolution 12.:., ... /

Устройство работает следующим образом The device works as follows

Обмен информацией между, наприМер, вь1числительными машинами (ВМ) .внешними абонентами (ВА) производитс  через устройство сопр жени  по интерфейсу, обеспечивающему передачу информационных и управл ющих сигналов от ВМ к ВА и от ВА к ВМ по раздельным лини м.Information is exchanged between, for example, numeral machines (VM). External subscribers (BA) are carried out through an interface device through an interface that provides transmission of information and control signals from VM to VA and from VA to VM via separate lines.

Интерфейс ВМ проходит, по столбцам, а интерфейс ВА по строкам матрицьг коммутирующих элементов. В точках пересечени  строк и столбцов установлены коммутирующие элементы, осуществл ющие св зь потоков информации между ВМ и ВА. При этом, дл  того, чтобы в каждый.момент времени в линии интерфейса работал только один коммутирующий блок, узел настройки, открывает в строке соответствующие коммутирующие элементы так, что любой ВА в данный момент времени может быть подключен только к одной ВМ. Этот момент времени может составл ть врем , необходимое на передачу только байта информации, или некоторого массива информации, то есть обмен информацией между ВМ и ВА может производитьс  как в мультиплексном, так и монопольном режиме. Точно также к одной ВМ могут быть подключены все имеющиес  ВА, дл  этого в каждой строке открываетс  коммутирующий блок, принадлежащий выбранному столбцу.The VM interface passes through the columns, and the VA interface passes through the rows of matrixes of switching elements. At the intersection points of the rows and columns, switching elements are installed that carry the communication of information flows between the VM and the VA. At the same time, in order to have only one switching unit working at a time in the interface line, the setup node opens the corresponding switching elements in the line so that any VA at a given time can only be connected to one VM. This point in time can be the time required to transfer only a byte of information, or a certain array of information, i.e., information can be exchanged between VM and VA both in multiplex and exclusive mode. In the same way, all available VAs can be connected to one VM, for this, a switching unit belonging to the selected column is opened in each row.

После включени  устройства производитс  сброс в исходное состо ние всех его элементов . Далее производитс  настройка приоритетов , то есть в узле 3 настройки устанав .ливаетс  приоритет во всех коммутирующих элементах 2.After the device is turned on, all its elements are reset. Next, the priorities are set, i.e. in the settings node 3, the priority is set in all the switching elements 2.

В и.сходном положении коммутирующие :элементы блокированы сигналами с узла 3. Процесс обмена информацией между ВМ и ВА через блоки согласовани  интерфейсов . I начинаетс  с выдачи ВМ адреса коммути ру1ЬШ .ёг6. элемента 2. Этот адрес воспринимаетс  соответствующими коммутирующими : :элемёнтами 2, при этом управл ющие сигналы интерфейса попадают в формирователь 9, а код адреса сравниваетс  с содержимым регистра 6 адреса на схеме 7 сравнени . .В результате сравнени  вырабатываетс  за: . прос разрущени  на подключение к интерфейсу вЫбираёмь1х .ВА. Этот сигнал устанавливает триггер 8 в единичное состо ние, информаци  с этого триггера поступает в формирователь 9 и в .блок 4. В случае несравнёни  адресов триггер 8 в единичное состо ние йё устанавливаетс  и сигнал запроса в блок .4 не поступает. Блок 4 в случае поступлени  в него нескольких запросов от коммутирующих элементов 2 данной строки дает разрешение на использование интерфейса. ВА старщему по приоритету и устанавливает триггер 12 разрещени  в еди ничное состо ние. Триггеры 8 и 12 остаютс  в единичном положении все врем  работы данного коммутирующего элемента 2. Сигнал с триггера 12 поступает в формирователь 9, который формирует и передает служебное слово с уведомлением о предоставлении интерфейса ВА или об отказе в ВМ. После этого формирователь 9 блокирует цепи выдачи информации интерфейса со сто роны коммутирующего элемента 2 и открьь вает схемы И 10 и 11 дл  обмена информации между ВМ и ВА. При подключении всех или нескольких В А к одной ВМ, последн   направл ет в интерфейс последовательно адрес за адресом, подключенных ВА, а также последовательно происходит подключение.Switching position in the analogous position: elements are blocked by signals from node 3. The process of information exchange between VM and VA through interface matching blocks. I begins with the issuance of the VM address of the switch. element 2. This address is perceived by the corresponding switching:: elements 2, where the interface control signals fall into the driver 9, and the address code is compared with the contents of the address register 6 in the comparison diagram 7. As a result, the comparison is generated by:. A request for connection to the interface is selected. This signal sets the trigger 8 to one state, information from this trigger goes to shaper 9 and to block 4. In the case of non-matching addresses, trigger 8 goes to one state and is set and the request signal does not go to block .4. Block 4, if several requests are received from the switching elements 2 of this line, grants permission to use the interface. The EA is prioritized and sets the trigger 12 of the resolution to a single state. Triggers 8 and 12 remain in a single position all the time of operation of this switching element 2. The signal from trigger 12 enters the driver 9, which generates and transmits a service word with notification of the provision of the interface AA or failure in the VM. After that, the shaper 9 blocks the interface information output circuits from the side of the switching element 2 and opens the circuits AND 10 and 11 for the exchange of information between the VM and the VA. When all or several BA are connected to one VM, the latter sends to the interface, sequentially, address by address, connected VA, and a connection is sequentially made.

После окончани  обмена ВМ передает адрес коммутирующего элемента 2 и управл ющий код, сообща  тем самым об окончании обмена.After the exchange is completed, the VM transmits the address of the switching element 2 and the control code, thus informing about the end of the exchange.

В устройстве дл  сопр жени  могут использов тьс  любые абоненты, так как подключение абонента к интерфейсу ВМ производитс  через устройство сопр жени , которое трансформирует особенности каждого абонента к стандартной форме, прин той в выбранном интерфейсе.Any subscriber can be used in the device, since the subscriber is connected to the VM interface through an interface that transforms the characteristics of each subscriber to the standard form received in the selected interface.

Claims (2)

1. Устройство дл  сопр жени , содержащее две группы блоков согласовани  интерфейсов , первые вход и выход каждого из которых соединены с соответству ю.щими информационными входами и выходами устройства , и узел настройки,- ггодключенный входом и выходом соответственно к управл ющим входу и выходу устройства, отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введена матрица коммутирующих элементов, причем вторые вход и выход i-ro - (i I,M) блока согласовани  интерфейсов первой группы и в1-орые вход и выход j-ro (j I,N) блока согласовани  интерфейсов второй групппы соединены соответственно с первыми выходами и входами и вторыми выходами и входами коммутирующего элемента i-ой строки и j-ro столбца матрицы, управл ющие вход и выход которого подключены соответственrio к j-тым управл ющим выходу и входу из i-той группы управл ющих вТыходов и входов узла настройки. 2. Устройство по п. 1, отличающеес  тем, что, коммутирующий элемент содержит регистр адреса, схему сравнени , триггер запроса, триггер разращени , два элемента И и формирователь управл ющих сигналов, причем выход регистра адреса соединен с первьпи входой схемй сравнени , выход которой подключен к первому входу триггера запроса, выход триггера запроса соединен с управл ющим выходом коммутирующего 65 6 элемента и первым входом формировател  управл ющих сигналов, второй вход которого подключен к выходу трйгге;раразрёЩени , первый вход формировател  управл ющих сигналов подключен к управл ющим входам элементов И, выход первого элемента И св зан с первым выходом коммутирующего элемента, управл ющий вход которого подключен к первому входу триггера разрешени , выход второго элемента И соединен с третьим входом формировател  управл ющих сигналов и вторым выходом коммутирующего элемента, второй вход которого подключен ко второму входу схемы сравнени , входу первого элемента И и четвертому входу формировател  управл ющих сигналов , вход второго элемента И подключен к первому входу коммутирующего элемента, вторые входы триггера запроса и триггера разрешени  подключены ко второму выходу формировател  управл ющих сигналов. Источники информации, прин тые во внимание при экспертизе 1.Мультипроцессорные системы и параллельнъгё вЫчйелМгШ, М., «Мир, 1976. 1. A device for interfacing, containing two groups of interface matching units, the first input and output of each of which are connected to the corresponding informational inputs and outputs of the device, and a setting node, each year connected by the input and output, respectively, to the control input and output devices , characterized in that, in order to increase the speed of the device, a matrix of switching elements is introduced into it, with the second input and output i-ro - (i I, M) of the interface matching unit of the first group and the 1st input and output j-ro ( j I, N) block matching the interfaces of the second group are connected respectively to the first outputs and inputs and the second outputs and inputs of the switching element of the i-th row and j-ro column of the matrix, the control input and output of which are connected respectively to the j-th control output and input from the i-th control input and output node groups. 2. A device according to claim 1, characterized in that the switching element comprises an address register, a comparison circuit, a request trigger, a spread trigger, two AND elements and a driver of control signals, the output of the address register being connected to the first input of the comparison circuit, the output of which connected to the first input of the request trigger, the output of the request trigger is connected to the control output of the switching element 65 6 and the first input of the control signal generator, the second input of which is connected to the output of the trigger; The control signal gate is connected to the control inputs of the elements And, the output of the first element I is connected to the first output of the switching element, the control input of which is connected to the first input of the enable trigger, the output of the second element And is connected to the third input of the control signal conditioner and the second output a switching element, the second input of which is connected to the second input of the comparison circuit, the input of the first element AND and the fourth input of the driver of control signals, the input of the second element AND is connected to the first At the input of the switching element, the second inputs of the request trigger and the enable trigger are connected to the second output of the driver of control signals. Sources of information taken into account in the examination 1. Multiprocessor systems and parallel control systems, M., “Mir, 1976. 2.Авторское свидетельство СССР № 314207, кл. G Об F 15/16 1971.2. USSR author's certificate number 314207, cl. G About F 15/16 1971.
SU762387514A 1976-07-23 1976-07-23 Interface SU651335A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762387514A SU651335A1 (en) 1976-07-23 1976-07-23 Interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762387514A SU651335A1 (en) 1976-07-23 1976-07-23 Interface

Publications (1)

Publication Number Publication Date
SU651335A1 true SU651335A1 (en) 1979-03-05

Family

ID=20671001

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762387514A SU651335A1 (en) 1976-07-23 1976-07-23 Interface

Country Status (1)

Country Link
SU (1) SU651335A1 (en)

Similar Documents

Publication Publication Date Title
US3787818A (en) Mult-processor data processing system
GB2156113A (en) Microcomputer data processing systems permitting bus control by peripheral processing devices
GB1357028A (en) Data exchanges system
SU651335A1 (en) Interface
US4603235A (en) Dynamic event selection network
SU1624449A1 (en) Device for connecting data sources to a common bus
US3710326A (en) Preferential offering signal processing system
SU1241245A2 (en) Interface for linking multiprocessor computer system with peripherals
SU1001102A1 (en) Priority device
SU911499A1 (en) Exchange device
SU809194A2 (en) Computer system
SU964622A1 (en) Interface
SU1128257A1 (en) Multichannel device for priority connecting of information sources with unibus
SU1118993A1 (en) Interface
RU2049348C1 (en) Device for access to common memory
RU1784984C (en) Conjugating device
SU1315990A1 (en) Communication device for computer system
SU1198565A1 (en) Device for addressing memory blocks
SU760074A1 (en) Information exchange device
SU512470A1 (en) The device is a dynamic priority of an electronic computer
SU1160423A1 (en) Interface for multiprocessor computer system
SU840906A1 (en) Multichannel priority device
SU1096643A1 (en) Priority polling device
SU1005055A1 (en) Multi-channel priority device
SU708342A1 (en) Data exchange arrangement