SU643879A1

SU643879A1 - Microprocessor computer

Info

Publication number: SU643879A1
Application number: SU762435571A
Authority: SU
Inventors: Анатолий Всеволодович Бондарович; Иван Иосифович Корниенко; Эдуард Николаевич Корчак; Владимир Владимирович Окунев
Original assignee: Предприятие П/Я А-7160
Priority date: 1976-12-27
Filing date: 1976-12-27
Publication date: 1979-01-25

Description

(54) МИКРОПРОЦЕССОРНОЕ. ВЫЧИСЛИТЕЛЬЮЕ .УСТРСЙСТВО ВЫХОДЫ которого подключены к управл ющим входам основного и дополнительно- го коммутаторов соответственно, первые информацирнные входы которых под )ючены к информшионному входу устройства , а выходы основного и дополниTfiitbHoro коммутаторов подключены к нн .формационмым входам основного и дополнительного блоков микропроцессорных мо дулей соответственно, второй ннформационный вход дополнительного коммутатора подключен к информд1шош1ому выходу основного блока микропроцессорных модулей , а информационный выход дополниTertwioro блока микропроцессорных модулей соединен со вторым информационным входом dCHOi&HOtO коммутатора и информационным выходом устройства, выход переноса основного блока микроггроцессорных модулей соединен со входом блока управлений иереносрм .вызьод которого подключен ко входу переноса дополнительного блтаа мйсропроаессорйых модулей, а управл оснаий вход блока уп коммутаторами лоедийен с упрбвпшошим входом дополнительного блежа Микропроцессорных модулей и подключен к у равл к цему входу устройства На чертеже представлена функциональна схема микропроцессорного вычисли тельного устройства. Микропроцессорное вычис ительное устройство содержит: основной 1 микропроцессорных модулей, допс шите ь ный блок 2 микропро «гсорных модулей, основной коммутатор 3, дойЬйнительаьвй коммутатор 4 блок 5 упра&ле в коммутаторами , информационный вход 6 устройст аа , уир ювшй взсод 7, адресный выход 8, шф)рмйционный выход 9, блсж 10 управивнн переносом. Управл ющие входы блока 5 уйравlfёm коммутаторами подкточены к управл ющему входу 7 устройства, а выходы блоКа 5 управлени коммутаторами подключены к управл ющим входам основного коммутатора 3 и дополнительного коммутатора 4, Первые инф6рм аайонкые входы которых подключены к информ аионному входу -6 устройства, а выходы соответственно подключены к информационным входам основного блока 1 микропроцессорных модулей и дополнительного блока 2 микропроцессорных модулей, управп юишв входы которых подключены к управл ющему входу 7 устройства. Ин рмащюнный выход основного блока Д. Члшропроцессорных модулей и дополш тельного блока 2 соединены с информационным выходом 9 устройства. Кроме того, информацЬонный выход основного блока 1 микропроцессорных модулей подключен ко второму информационному входу дополнительного коммутатора 4, а информационный выход дополнительного блока 2 микропроцессорных модулей подключен ко второму информационному входу основного коммутатора 3. Выход адреса основного блока 1 микропроцессо ных модулей соединен с адресным выходом 8, а выход переноса подключен ко входу блока 10 управлени переносом, выход которого подключен ко входу переноса дополнительного блока 2 микропроцессорных модулей. Работу микропроцессорного вычислительного устройства рассмотрим, например , при выполненииI короткой операции типа сложение. {Ц выполнении операции в формате регистр-регистр (согласно системе команд ЕС ЭВМ) допустим , что первый операнд (адрес R-f ) находитс в основном блоке 1, а второй {адрес R2) - в дополнительном блоке 2. В этом случае выполнение операции происходит в том блоке микропроцессорных модулей, где находатса первый операнд ( lif ). Поэтому второй операнд ( К2 ) необходимо переслать в основной блок 1 микропроцессорных модулей. На управл ющий вход 7 устройства поступает последовательность микрокоманд . Перва микрокоманда подаетс на дополнительный блок 2 микропроцессорных модулей и на управл кшше входы блока 5 управлени коммутаторами. На управл ющий вход основного блока 1 микропроцессорных модулей со входа 7 устройства подаетс холоста команда. При этом происходит передача второго оперангда ( |2|| ) на вызи)Д допол1Штелы{ого блока 2 микропрс аессорных модулей и далее - на второй информационный вход оснЬвного коммутатора 3. На выходе бло ка 5 упра)йлени коммутаторами по вл етс управл кшшй сигнал, который разрещает прохождение второго операнда ( R2) через основной коМмугатбр 3 на нгаформашонЬый вход основного блсжа 1 мик- ро роцессорных модулей. Прн подаче.следующей микрокоманды происходит выпол нение операции и результат onepmtHH остаетс в основном блоке 1 микропроцессорных модулей (согласно системе кЪ манд ЕС ЭВМ). 56 ЕСЛИ первый операнд { R1) находитс в дополнительном блоке 2 микропроцессорных («одулей, а второй операнд (R2 ) - в основном блоке 1, то абота устройства происходит аналогичным образом , только операци выполн етс - в дополнительном блоке 2 микропроцессорных модулей, При вьшолнении операции в формате регистр-пам ть (согласно системе ко манд ЕС ЭВМ из внешней пам ти на информационный вход устройства подает с п -разр дное слово (X) на первые информационные входы основного комму татора 3 и дгщолнительного коммутётора 4. Допустим, что первый операнд ( RI ) находитс в дополнительном блоке 2 микропроцессорных модулей. На вход 7 устройства подаетс последовательность микрокоманд. Перва микроко- манда поступает на управл ющие входы блока 5 управлени коммутаторамч и обеспечивает по вление на его выходе управл ющего сигнала, который разрешает прохождение М -разр дного слова (X) Ни информационный вход дополнитель ного блока 2 микропроцессорных модулей через дополнительный коммутатор 4. При подачб следующей микрокоманды про исходит выполнение операции. Если первый операнд ( R-i ) находитс в основном блоке 1 микропроцессорных модулей, то работа устройства происходит аналогичным образом, только операци выполн етс в основном блоке 2 микропроцессорных модулей. При работе с 2 П -разр дными словами в основном блоке 1 микропроцессорных модулей находитс младша часть 2 П - разр дного слова, а в дополнитель ном блоке 2 микропроцессорных модулей - старша часть 2 11 -разр дного слова. Из внешней пам ти 2 П - разр дной магистрали на вход устройства 6 подаетс 2 h разр дное слово на первые информационные входы основного коммутатора 3 и дополнительного коммутатора 4. На управл ющий вход 7 поступает последовательность микрокоманд, котора подаетс на управл к пие входы блока 5 управлени коммутаторами и на управл ющие входы основного блока 1 в дополнительного блока 2 микропроцессорных модулей. Перва микрокоманда обеспечивает цо вленве на выходе блока 5 управлени коммутаторами управл юшего сигнала, который разрешает прохождение младшей части 2 h -разр д79 ного слова на информационный вход основного блока 1 микропроцессорных модулей через основной коммутатор 3, а старшей части 2 Я -рвзр дного слова на информаЕИонный вход дополнительного блока 2 микропрсщессорных модулей через дополнительнь1й коммутатор 4. При подаче следующей микрокоманды происходит выполнение операции. По окончании операции,если по вл етс перенос из младшей части 2 Цразр дного слова в старшую часть, то он поступает с выхода переноса основного блока 1 микропроцессорных модулей через блок 1О управлени переносом на вход переноса дополнительного блока 2 микропроцессорных модулей, где по очередной микрокоманде, формируетс окончательный результат опеУвеличение встроенной сверхоперативной пам ти путем введени дополнительного блока микропроцессорных модулей, основного и дополнительного коммутаторов , блоков управлени переносом и коммутаторами позволило расширить функциональные восзможности микропроцессорного вьгчислительного устройства, .а также увеличить быстродействие более, чем в 1,5 раза путем уменьшени времени обработки 2 п - разр дной информации. формула изобретени Микропроцессорное вычислительное устройство, содержащее основной блок микропроцессорных модулей, управл ющий вход которого подключен к управл ющему входу устройства, информационный выход основного блока микропроцес-, сорных модулей подключен к информационному выходу устройства, адресный выход, основного блока ьшкропроцессорных модулей соединен с адресным выходом устройства , отличающеес тем, что, с целью повышени быстродействи , в него введены дополнительный блок микропроцессорных модулей, рсновной дополнительный коммутаторы, блок управлени переносом и блок управлени комм -таторами, первый и второй выходы которого подклюхгены к управл юпгам входам основного в дбполннтелыюго коммутаторов соответственао, вёреые информационные входы которых подклктены к информашюввому входу устройства, &(54) MICROPROCESSOR. COMPUTING. LOSSES OUTPUTS of which are connected to the control inputs of the main and additional switches, respectively, the first information inputs of which are connected to the information input of the device, and the outputs of the main and additional TfiitbHoro switches are connected to the information inputs of the main and additional microprocessor modules, and the main and additional microprocessor modules of the main switches and the additional ones are connected to the information inputs of the main and additional microprocessor modules. , the second information input of the additional switch is connected to the information output of the main block of microprocessor modules, and the information output One additional unit of the microprocessor module is connected to the second information input dCHOi & hto of the switchboard sys and the information output of the device, the transfer output of the main unit of the microprocessor modules is connected to the input of the control unit Irenerm. The output of which is connected to the transfer input of the additional microprocessor module and the socket of the control modules. is connected to the upstream input of the additional microprocessor modules and is connected to the device to the device input circuit. The drawing avlena functional diagram of the microprocessor of computational device. The microprocessor computing device contains: the main 1 microprocessor modules, an additional block 2 of microprocessor modules, the main switch 3, a switching switch 4, a control 5 block of control switches, an information input 6 of the device, a single output 7, an output output 8, shf) rmijtsionny exit 9, blszh 10 control transfer. The control inputs of unit 5 uiravlm switches are connected to the control input 7 of the device, and the outputs of block 5 of the control switches are connected to the control inputs of the main switch 3 and the additional switch 4, the first information inputs of which are connected to the information input -6 of the device, and the outputs respectively, are connected to the information inputs of the main unit 1 microprocessor modules and the additional unit 2 microprocessor modules, the control of whose inputs are connected to the control input 7 of the device va. The internal output of the main unit D. The processor-integrated modules and the optional unit 2 are connected to the information output 9 of the device. In addition, the information output of the main unit 1 of the microprocessor modules is connected to the second information input of the additional switch 4, and the information output of the additional block 2 of the microprocessor modules is connected to the second information input of the main switch 3. The address output of the main unit 1 of the microprocessor modules is connected to the address output 8, and the transfer output is connected to the input of the transfer control unit 10, the output of which is connected to the transfer input of the additional block 2 microprocessor modes hive. We consider the operation of a microprocessor computing device, for example, when performing a short operation such as addition. {When performing an operation in the register-register format (according to the EC computer command system), assume that the first operand (address Rf) is in main block 1, and the second {address R2) is in additional block 2. In this case, the operation occurs in the volume block of microprocessor modules, where the first operand (lif) is located. Therefore, the second operand (K2) must be sent to the main unit 1 of microprocessor modules. The control input 7 of the device receives a sequence of micro-instructions. The first micro-command is fed to an additional block 2 of microprocessor modules and to control the inputs of the switch control block 5. A single command is sent to the control input of the main unit 1 of the microprocessor modules from the input 7 of the device. In this case, the second operand (| 2 ||) is transmitted to the call) Dopol1Stels {2nd block 2 of the micropower of the asessor modules and then to the second information input of the main switch 3. At the output of the control unit 5, a switch appears which permits the passage of the second operand (R2) through the main commmugger 3 to the nmaformal input of the main module 1 of the microprocessor modules. The operation of the next microcommand performs the operation and the result of onepmtHH remains in the main block 1 of the microprocessor modules (according to the EC computer system). 56 IF the first operand {R1) is in the additional block 2 of microprocessors (the duplex, and the second operand (R2) is in the main block 1, then the device works in the same way, only the operation is performed in the additional block 2 of the microprocessor modules, When executing operations in the register-memory format (according to the system, the EU EC commands from the external memory to the information input of the device feeds from the n-bit word (X) to the first information inputs of the main switch 3 and the additional switch 4. Suppose that the first opera Ande (RI) is located in an additional block 2 of microprocessor modules. A sequence of microcommands is input to the device 7. The first microcommand enters the control inputs of the switch control unit 5 and provides a control signal at its output that permits the passage of an M signal. One word (X) Neither the information input of the additional unit 2 microprocessor modules via an additional switch 4. At the next microcommand, the operation is performed. If the first operand (R-i) is in the main block 1 of microprocessor modules, the device operates in the same way, only the operation is performed in the main block 2 of microprocessor modules. When working with 2 P-bit words in the main block 1 of microprocessor modules there is a younger part 2 P - bit word, and in the additional block 2 microprocessor modules is the older part 2 11-bit word. From the external memory 2 P - bit line to the input of the device 6, 2 h bit word is supplied to the first information inputs of the main switch 3 and the additional switch 4. The control input 7 receives a sequence of microcommands that are fed to the control inputs of the block 5 control switches and control inputs of the main unit 1 in the additional unit 2 microprocessor modules. The first micro-command provides a socket at the output of the switch control unit 5 of the control signal, which allows the lower part 2 of the h-bit word to pass to the information input of the main unit 1 of the microprocessor modules through the main switch 3, and the high part 2 I The information input of the additional unit 2 of the microcontroller modules via the optional 1 switch 4. When applying the next micro-command, the operation is performed. At the end of the operation, if transfer occurs from the low part 2 of the Foul word to the high part, it comes from the transfer output of the main unit 1 of the microprocessor modules through the transfer control unit 1O to the transfer input of the additional unit 2 of the microprocessor modules, where the final result is formed; an increase in the built-in super-fast memory by introducing an additional block of microprocessor modules, main and additional switches, transfer control blocks switches enabled to extend the functionality of the microprocessor voszmozhnosti vgchislitelnogo device .a also increase the speed of more than 1.5 times by reducing the processing time 2 n - discharge information. Invention Microprocessor computing device containing the main unit of microprocessor modules, the control input of which is connected to the control input of the device, information output of the main unit of the microprocessor, trash modules connected to the information output of the device, address output of the main unit of the microprocessor modules connected to the address output of the device , characterized in that, in order to increase speed, an additional block of microprocessor modules has been introduced into it, tional switches, transfer control unit and a control unit comm -tatorami, the first and second outputs which podklyuhgeny yupgam to control inputs of the basic switches in dbpolnntelyyugo sootvetstvenao, voreye data inputs to which podklkteny informashyuvvomu entry device, &

waxofe основного и допопни -ельного коммутаторш подхдкчевы к информационным осноёного н доооошительного бпоков мшс шроаессорных модулей соотвегствеЕЕВо , второй, информационный вход дбшмшйге ьвого коммутатора подключен X 11Я)ф6{ маш1оаному выходу осн жного бло ка шкро11р(М1вссорных модулей, а ннфор МЮшоешый BiiUcoA дополнительного блока мвзфопрсшессориых модулей соединен со вторым йвформаоновщлм &хоаом основного коммутАгора н информааионным выходом устройстве, выход переноса основного I мвк|Ю1 1И|ессор1шх модулей СбениЕИП со бходом блока управлени пеpe QbOM , пьосб которс ч} подключен коwaxofeat dopus of modules connected to the second information module & hoa of the main switchboard on the information output of the device, the transfer output of the main I mc | U1 1I | Essor1 sxh modules SbieieIp i bypass block control pepe QbOM, posb kotors h} is connected to

входу переноса дополнительного бпсжа микропроцессорных модулей, а управл ющий вход блока управлени коммутаторами соединен с улравл кшшм входом дополнительного блока мшсропроцессорвых модулей и подключен к управл юшему входу устройства.the transfer input of the additional microprocessor modules, and the control input of the switch control unit is connected to the additional input of the additional unit of the microprocessor modules and connected to the control input of the device.

Источники информации, прин тые во внимание при экспертизе;Sources of information taken into account in the examination;

1.Микропроцессоры на одном кро тапле. - Журнал Электроника, кзд. Мир, № В, 1974.1. Microprocessors on one drop. - Journal of Electronics, kzd. World, No. B, 1974.

2.Микропроцессорное устройства Журнал Электроника, изд. Мир,2. Microprocessor devices Magazine Electronics, ed. World,

М 3, 1975, стр. 33, рнС. 12.M 3, 1975, p. 33, rnS. 12.