SU633035A1 - Устройство дл делени - Google Patents

Устройство дл делени

Info

Publication number
SU633035A1
SU633035A1 SU772439329A SU2439329A SU633035A1 SU 633035 A1 SU633035 A1 SU 633035A1 SU 772439329 A SU772439329 A SU 772439329A SU 2439329 A SU2439329 A SU 2439329A SU 633035 A1 SU633035 A1 SU 633035A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
adder
voltage
multiplying
Prior art date
Application number
SU772439329A
Other languages
English (en)
Inventor
Михаил Александрович Гаврилюк
Тарас Григорьевич Галамай
Валерий Богданович Дудыкевич
Инна Игнатьевна Уланова
Original Assignee
Предприятие П/Я В-8751
Львовский Ордена Ленина Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751, Львовский Ордена Ленина Политехнический Институт filed Critical Предприятие П/Я В-8751
Priority to SU772439329A priority Critical patent/SU633035A1/ru
Application granted granted Critical
Publication of SU633035A1 publication Critical patent/SU633035A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

1
Изобретение относитс  к области аналоговой и вычислительной техники
Известно устройство дл  делени  fil; содержащее блоки умножени  и механические узлы. Это устройство сложно и имеет недостаточное быстродействие .
Наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  делени  2, содержащее блок умножени , вход которого  вл етс  первым входом устройства .
. в таком устройстве возникает методическа  погрешность I
(1)
где К и Kj3 - коэффициенты передачи множительной схемы и детектора. Эту погрешность можно уменьшить увеличением коэффициентов усилени  К, и Kg, что, однако, св зано с определенными трудност ми. Практическа  неидентичность множительных схем, т.е. их разные коэффициенты передачи иК,, вносит дополнительную погрешность, котора  не учитываетс  выражением (l) . Следовательно , недостатками этого устройства
 вл ютс  сложность и низка  точность делени  напр жений.
С целью упрощени  и повышени  точности предлагаемое устройство содержит сумматор и блок вычитани , входы сумматора соединены соответственно со вторым входом устройства и с выходом блока вычитани , а выход сумматора соединен с первым входом блока вычитани , второй вход которого соединен с выходом блока умножени , выход блока вычитани  соединен со вторым входом блока умножени  и  вл етс  выходом устройства.
На чертеже представлена структурна  схема предлагаемого устройства.
Устройство дл  делени  двух напр жений состоит из сумматора 1, блока вычитани  2 и блока умножени  3. На входы 4, 5 устройства поступают входные напр жени  11 и И . Выходное напр жение снимаетс  с выхода 6 устройства .
Устройство работает следующим образом .
Входное напр жение 11 подаетс  сумматора 1, на второй вход которого подаетс  выходное напр же1ниеи2 , выхода блока вычитани  2. Напр жер ие ТЗ на выходе сумматора равно сумме напр жений 0 и 11 .,f i,i Далее напр жение 0 поступает 1ВХОД блока вычитани  2, напр жени Iig,j,y на выходе которого определ е . с  выражением Sb,, где и - напр жение, подаваемое выхода блока умножени  3 на вход читани  блока 2. Напр жение Ид на выходе блока умножени  3 пропорционально произ дению напр жений Um,ix а п°лав мых на его входы, т.е. ,x-Ua где k j - коэффициент передачи бл ка умножени  3. Из выражений (2), (3)и (4) ,-и-,-г1,л.еи,Х1,.к,.1Гэ,„.и,.(5) Откуда «i 1 г где к,
Следовательно, выходное ние устройства равно
U
Отсутствие методической погрешности , а также погрешности, вызванИсточники информации, прин тые во внимание при экспертизе:
1.Авторское свидетельство СССР № 131832, кл. Q 01 Т , 1958.
2.Патент CWA № 3458824, кл. 324-161, 1969. ной неидентичностью множительных схем (в предложенном устройстве используетс  одна множительна  схема) значительно повысило точность устройства . Изустройства исключены втора  множительна  схема, три усилител , два детектора, источник опорного напр жени  и корректирующа  цепь, что суиественно упростило устройство дл  делени .

Claims (1)

  1. Формула изобретени  Устройство дл  делени , содержащее блок умножени ,вход которого  вл етс  первым входом устройства, отличающеес  тем, что, с целью упрощени  и повышени  точности , оно содержит сумматор, блок вычитани , входы сумматора соединены соответственно со вторым входом устройства и с выходом блока вычитани , а выход сумматора соединен с первым входом блока вычитани , второй вход которого соединен с выходом блока умножени , выход блока вычитани  соединен со вторым входом блока умножени  и  вл етс  выходом устройства.
SU772439329A 1977-01-10 1977-01-10 Устройство дл делени SU633035A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772439329A SU633035A1 (ru) 1977-01-10 1977-01-10 Устройство дл делени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772439329A SU633035A1 (ru) 1977-01-10 1977-01-10 Устройство дл делени

Publications (1)

Publication Number Publication Date
SU633035A1 true SU633035A1 (ru) 1978-11-15

Family

ID=20690313

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772439329A SU633035A1 (ru) 1977-01-10 1977-01-10 Устройство дл делени

Country Status (1)

Country Link
SU (1) SU633035A1 (ru)

Similar Documents

Publication Publication Date Title
DK128182A (da) Kredsloeb til behandling af et galoisfelt
SU633035A1 (ru) Устройство дл делени
SU714399A1 (ru) Устройство дл обнаружени и исправлени ошибок в системе остаточных классов
SU521563A1 (ru) Устройство дл преобразовани двоичного кода с масштабированием
SU746573A1 (ru) Делительное устройство с частотным выходом
SU705466A1 (ru) Аналоговый сумматор с переменным коэффициентом суммировани по каждому слагаемому
SU501369A1 (ru) Многоканальна измерительна система
SU1686442A1 (ru) Оптический вычислительный модуль в системе остаточных классов
SU922784A1 (ru) Устройство дл умножени электрических сигналов
SU691862A1 (ru) Устройство дл вычислени логарифмических функций
SU1003103A1 (ru) Перемножающее устройство
SU460527A1 (ru) Регул тор
SU570054A1 (ru) Устройство дл делени
SU560229A1 (ru) Устройство дл вычислени элементарных функций
SU903875A1 (ru) Цифровой интегратор
SU564641A1 (ru) Частотное множительное устройство
SU754215A1 (ru) Устройство для.определения минимумов коэффициента пропускания интерферограмм 1
SU418857A1 (ru)
SU569012A1 (ru) Синхронный усилитель
SU529460A1 (ru) Пневматическое устройство дл вычислени линейной функции
SU1718240A1 (ru) Четырехквадрантное аналоговое множительное устройство
SU577536A1 (ru) Пневматическое множительное устройство
SU942035A1 (ru) Устройство дл вычислени обратной функции
SU591868A1 (ru) Устройство дл непрерывного изменени масштабов
SU656055A1 (ru) Устройство дл извлечени квадратного корн