SU632061A1 - Д- триггер - Google Patents

Description

I

Изобретение относитс  к дискретной цифровой технике, в частности к триггерным уетройствам.

Известны тактируемые D-V-трнггеры, содержащие К 5-трнггер, входные элементы И-НЕ II.

Эти устройства сложны и имеют низкое быстродействие,

Известен D-V-трнггер, реализуемый на основе тактируемого D-триггера путем подключени  управл ющей шнны параллельно тактовой шине, содержащий входной элемент И-НЕ, элемент И-ИЛИ-НЕ н ннвертор , причем первый вход элемента И-НЕ подключен к тактовой шн не, второй - к управл ющей шине, выход -- к первому входу первого элемента И элемента И-ИЛИ-НЕ, второй вход которого подключен к выходу нивертора, вход которого подключен к выходу элемента И-ИЛ И-НЕ, первый вход второгоЭлемента И элемента И-ИЛИ-НЕ подключен к тактовой шине, второй - к управл ющей шине, третий - к информационной шине. |2.

Недостаток известного О-У-трнггера - низкое быстродействие.

Цель изобретени  - повышение быстродействи  схемы.

Дл  достижени  поставленной цели в D-V-трнггере, содержащем элемент И-НЕ первьй вход которого подключен к тактовой шине, второй - к управл ющей шнне, а выход - к первому входу первого элемента И элемента И- И,1И-НЕ, второй

вход которого подключен к выходу инвертора , вход которого подключен к выходу элемента И-ИЛИ-НЕ, первый вход второго элемента И элемента И-ИЛИ-НЕ подключен к тактовой шнне, а второй - к управл ющей шине, третий вход элемента И-НЕ подключен к информационной шине, а его выход подключен к третьему входу второго элемента И элемента И-ИЛИ--НЕ.

На чертеже изображена электрнческа  схема D--V-триггера,

Первый вход элемента И- НЕ I подключен к тактовой шине 2 (Т), второй - к управл ющей шине 3 (V), третий - к ннформацнонной шине 4 (D), а выход - к первому входу первого элемента И элемента И-ИЛИ-НЕ 5, второй вход которого подключен к выходу ннвертора 6 и к третьему . бходу второго элемента И элемента И-ИЛИ-НЕ 5, первый вход которого подключен к тактовой шнне 2, а второй - к управл ющей шине 3; вход инвертора 6 подключей к выходу элемента И-ИЛИ-НЕ 5,  вл ющегос  одновременно выхбдом устройства .

Устройство работает следующим образом. Если на шинах 3 и 4 - напр жение, соответствующее напр жению логической единицы , то при поступлении тактового импульса на шину SJ на выходе элемента И-НЕ 1 по вл етс  напр жение логического нул , устанавливающее выход элементаИ-ИЛИ-НЕ 5, который  вл етс  одновременно выхо дом устройства, в состо ние логической единицы . Выход триггера переключаетс  в состб ние логической единицы от момента по влешш тактового импульса составл ющей за врем  2t, где t - значение времени задержки распространени  на один логический элемент.

ЕСЛИ па шине 3 - напр жение логической единицы, а на шине 4 - напр жение логического нул , то еще до поступлени  тактового импульса на шнну 2 на выходе элемента по вл етс  напр жение логической единицы, а при поступлении тактового нмпульса Ш шину 2 на всех входах второго элемента И элемента б -- напр жение логической единицы. Соответственно на выходе элемента 5 по вл етс  напр жение логического нул . Врем  переключени  D-У-т1)иггера о состо ние логического

нул  на выходе от начала тактового импульса составл ет с, в то врем  как в известном устройстве оно равно 3г.

Claims (1)

1.«Electronische RechenanJ, 1967, Bd 9, Mf , 5.39.

2,Букреев И. Н, и др. Микроэлектронные схемы цифровых устройств, М., Сов.радао , 1975, с. 63, рис. 2.10 и с. 67.

г J