JPS6379418A - アナログマルチプレクサ - Google Patents
アナログマルチプレクサInfo
- Publication number
- JPS6379418A JPS6379418A JP22366386A JP22366386A JPS6379418A JP S6379418 A JPS6379418 A JP S6379418A JP 22366386 A JP22366386 A JP 22366386A JP 22366386 A JP22366386 A JP 22366386A JP S6379418 A JPS6379418 A JP S6379418A
- Authority
- JP
- Japan
- Prior art keywords
- input
- switches
- output
- switch
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000005669 field effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ入力信号をスイッチ回路によって選
択的に出力側に送り出すアナログマルチプレクサに関す
る。
択的に出力側に送り出すアナログマルチプレクサに関す
る。
例えば計測制御装置においては、複数の計測器から出力
されるアナログ信号を、選択的に時分割的にアナログデ
ィジタル変換器に接続してその出力を受け入れ、処理す
るようにしている。
されるアナログ信号を、選択的に時分割的にアナログデ
ィジタル変換器に接続してその出力を受け入れ、処理す
るようにしている。
この接続の切り換えのために、計測器とアナログディジ
クル変換器との間にアナログマルチプレクサが挿入され
る。特1乙計測器と計測制御装置との間を電気的に遮断
する必要がある場合、このマルチプレクサ内で、その入
力端と出力側とを絶縁する回路構成が採用されている。
クル変換器との間にアナログマルチプレクサが挿入され
る。特1乙計測器と計測制御装置との間を電気的に遮断
する必要がある場合、このマルチプレクサ内で、その入
力端と出力側とを絶縁する回路構成が採用されている。
このようなアナログマルチプレクサの一般的な回路構成
を第5図のブロック図によって説明する。
を第5図のブロック図によって説明する。
このアナログマルチプレクサは、n個のアナログ入力信
号を受け入れるn組の入力端子T1〜Tnと、各入力端
子T1〜Tnを通じてこれらの入力信号を受け入れるn
個のフィルタF1〜Fnと、n個のスイッチ81〜Sn
とがそれぞれ直列に接続され、各スイッチ81〜Snの
出力はすべて1組の出力端子10に接続される構成とな
っている。
号を受け入れるn組の入力端子T1〜Tnと、各入力端
子T1〜Tnを通じてこれらの入力信号を受け入れるn
個のフィルタF1〜Fnと、n個のスイッチ81〜Sn
とがそれぞれ直列に接続され、各スイッチ81〜Snの
出力はすべて1組の出力端子10に接続される構成とな
っている。
従来、このスイッチ81〜Snとしてメカニカルリレー
を使用した方式のものや、CMOS半導体スイッチを使
用した方式のものが採用されている。
を使用した方式のものや、CMOS半導体スイッチを使
用した方式のものが採用されている。
第6図はメカニカルリレーを使用したスイッチの動作説
明図である。
明図である。
このスイッチは、無極性コンデンサ12の両端にメカニ
カルリレーのトランスファー接点13を接続したもので
、第1のタイミングで入力端子11から入力する入力信
号を無極性コンデンサ12に充電しく第6図a)、第2
のタイミングでその充電電荷を出力端子10側に受け渡
すよう、接点13の接続を切り換える回路である(第6
図b)。第2のタイミング(第6図b)の後は、再び第
1のタイミングの状態(第6図C)にもどる。
カルリレーのトランスファー接点13を接続したもので
、第1のタイミングで入力端子11から入力する入力信
号を無極性コンデンサ12に充電しく第6図a)、第2
のタイミングでその充電電荷を出力端子10側に受け渡
すよう、接点13の接続を切り換える回路である(第6
図b)。第2のタイミング(第6図b)の後は、再び第
1のタイミングの状態(第6図C)にもどる。
こうして、入力信号は入力端子11と電気的に絶縁され
た状態で出力端子10側に転送される。
た状態で出力端子10側に転送される。
また、第7図は、CMOS半導体スイッチを使用したス
イッチの動作説明図である。
イッチの動作説明図である。
このスイッチは、無極性コンデンサ12の両端にそれぞ
れ、通常閉接点14と通常開接点15とを接続したもの
で、第1のタイミングで入力信号が通常閉接点14を通
じて無極性コンデンサ12を充電しく第7図a)、第2
のタイミングで通常閉接点14が開き、通常開接点15
が閉じて、その充電電荷を出力端子10側に受け渡すく
第7図b)。続いて再び、各接点14.15は、第1の
タイミングと同一の接続状態に復帰する(第7図C)。
れ、通常閉接点14と通常開接点15とを接続したもの
で、第1のタイミングで入力信号が通常閉接点14を通
じて無極性コンデンサ12を充電しく第7図a)、第2
のタイミングで通常閉接点14が開き、通常開接点15
が閉じて、その充電電荷を出力端子10側に受け渡すく
第7図b)。続いて再び、各接点14.15は、第1の
タイミングと同一の接続状態に復帰する(第7図C)。
さて、第6図に示したようなメカニカルリレーを使用し
たアナログマルチプレクサは、入出力端子間で100O
V程度の高い絶縁耐圧を得ることができる反面、そのス
イッチング動作および寿命の両面に配慮すると、スイッ
チングの高速性がある程度制限されてしまう。また、こ
の種の回路には一般に水銀リレーが使用されるが、その
構造上取り付は方向が制限され、取り扱いが簡便でない
欠点があった。
たアナログマルチプレクサは、入出力端子間で100O
V程度の高い絶縁耐圧を得ることができる反面、そのス
イッチング動作および寿命の両面に配慮すると、スイッ
チングの高速性がある程度制限されてしまう。また、こ
の種の回路には一般に水銀リレーが使用されるが、その
構造上取り付は方向が制限され、取り扱いが簡便でない
欠点があった。
一方、CMOS半導体スイッチを使用したアナログマル
チプレクサは、事実上寿命が半永久的で、高速スイッチ
ングが可能な反面、その入出力端子間の絶縁耐圧が30
V程度の低い値に制限されてしまう欠点があった。
チプレクサは、事実上寿命が半永久的で、高速スイッチ
ングが可能な反面、その入出力端子間の絶縁耐圧が30
V程度の低い値に制限されてしまう欠点があった。
本発明は以上の点に着目してなされたもので、入出力端
子間絶縁耐圧が高く、かつ高速スイッチングの可能なア
ナログマルチプレクサを提供することを目的とするもの
である。
子間絶縁耐圧が高く、かつ高速スイッチングの可能なア
ナログマルチプレクサを提供することを目的とするもの
である。
本発明のアナログマルチプレクサは、複数のアナログ入
力信号をそれぞれ受け入れる複数の入力スイッチと、こ
れらの入力スイッチに接続されて上記各入力信号により
それぞれ所定のタイミングで充電される複数の無極性コ
ンデンサと、各無極性コンデンサの充電電荷を上記所定
のタイミングと異なるタイミングで外部回路に向けて出
力する複数の出力スイッチとからなり、上記入力スイッ
チと出力スイッチとはいずれも、互いに逆極性で接続さ
れた少なくとも一対の電界効果トランジスタと、その接
続点と上記電界効果トランジスタのゲートとの間に接続
された光起電力素子と、この光起電力素子に対向させて
配置したスイッチング制御用発光素子とから構成される
ことを特徴とするものである。
力信号をそれぞれ受け入れる複数の入力スイッチと、こ
れらの入力スイッチに接続されて上記各入力信号により
それぞれ所定のタイミングで充電される複数の無極性コ
ンデンサと、各無極性コンデンサの充電電荷を上記所定
のタイミングと異なるタイミングで外部回路に向けて出
力する複数の出力スイッチとからなり、上記入力スイッ
チと出力スイッチとはいずれも、互いに逆極性で接続さ
れた少なくとも一対の電界効果トランジスタと、その接
続点と上記電界効果トランジスタのゲートとの間に接続
された光起電力素子と、この光起電力素子に対向させて
配置したスイッチング制御用発光素子とから構成される
ことを特徴とするものである。
第1図は、本発明のアナログマルチプレクサの実施例を
示すブロック図である。
示すブロック図である。
このアナログマルチプレクサは、n組の入力端子T1〜
Tnと、1組の出力端子10を有している。
Tnと、1組の出力端子10を有している。
第1番目の入力端子T1から入力信号を受け入れる入力
ラインには、順に、外来雑音を遮断するだめのフィルタ
F1と、ラインに直列に挿入された一対の入力スイッチ
Sll、512と、ラインに並列接続された無極性コン
デンサC1と、ラインに直列に挿入された一対の出力ス
イッチS13、S14とが接続され、その出力が出力端
子10に接続される結線となっている。他の入力端子T
2〜Tnにつながる入力ラインについても全く同様に、
フィルタF2〜Fn1入力スイッチ521、S22〜S
n1、Sn2、無極性コンデンサC2〜Cn、出力スイ
ッチS23、S24〜Sn3、Sn4が接続されている
。
ラインには、順に、外来雑音を遮断するだめのフィルタ
F1と、ラインに直列に挿入された一対の入力スイッチ
Sll、512と、ラインに並列接続された無極性コン
デンサC1と、ラインに直列に挿入された一対の出力ス
イッチS13、S14とが接続され、その出力が出力端
子10に接続される結線となっている。他の入力端子T
2〜Tnにつながる入力ラインについても全く同様に、
フィルタF2〜Fn1入力スイッチ521、S22〜S
n1、Sn2、無極性コンデンサC2〜Cn、出力スイ
ッチS23、S24〜Sn3、Sn4が接続されている
。
一方、すべての入力ラインの入力スイッチSll、S1
2〜Sn1、Sn2は、その端子■と端子Gを介して直
列に接続され、入力スイッチSn2の端子Gには、これ
らに駆動パルス21を供給するための、インバータ22
とノア回路23とセレクタ24とからなる駆動回路が接
続されている。また、入力スイッチSllの端子■には
、バイアス電圧■S○が印加されている。これに対して
、出力スイッチS13.314〜Sn3、Sn4は、各
ラインごとに端子■、Gを介して直列接続され、一方の
出力スイッチS13〜Sn3の端子■にバイアス電圧■
S○が印加され、他方の出力スイッチ314〜Sn4の
端子Gに対しては、上記駆動回路のセレクタ24のn本
の出力RG1〜RGnが、インバータ261〜26nを
介してそれぞれ入力するよう結線されている。
2〜Sn1、Sn2は、その端子■と端子Gを介して直
列に接続され、入力スイッチSn2の端子Gには、これ
らに駆動パルス21を供給するための、インバータ22
とノア回路23とセレクタ24とからなる駆動回路が接
続されている。また、入力スイッチSllの端子■には
、バイアス電圧■S○が印加されている。これに対して
、出力スイッチS13.314〜Sn3、Sn4は、各
ラインごとに端子■、Gを介して直列接続され、一方の
出力スイッチS13〜Sn3の端子■にバイアス電圧■
S○が印加され、他方の出力スイッチ314〜Sn4の
端子Gに対しては、上記駆動回路のセレクタ24のn本
の出力RG1〜RGnが、インバータ261〜26nを
介してそれぞれ入力するよう結線されている。
この実施例においては、上記入力スイッチSll、S1
2〜Sn1、Sn2と出力スイッチS13.814〜′
sn3、Sn4とは、全く同一の第2図に示すような回
路構成のものを採用した。
2〜Sn1、Sn2と出力スイッチS13.814〜′
sn3、Sn4とは、全く同一の第2図に示すような回
路構成のものを採用した。
このスイッチは、端子■と端子0の間に、互いに逆極性
に接続された一対のnチャンネルパワーMO3FET3
1.32(電界効果トランジスタ)と、その接続点33
とFET31.32のゲートCとの間に挿入された光起
電力素子34と、この光起電力素子34に対向させて配
置され、端子■と端子Gとの間に挿入されたスイッチン
グ制御用の発光素子35とから構成されている。このn
チャンネルパワーMO3FET31ζ32は、人出方間
絶縁耐圧が通常500■以上である。各スイッチにおい
て一対のFET31.32は、それぞれ互いに逆極性に
接続されているため、その接続点33はスイッチオフ時
、入力側からも出力側からも絶縁された状態になる。
に接続された一対のnチャンネルパワーMO3FET3
1.32(電界効果トランジスタ)と、その接続点33
とFET31.32のゲートCとの間に挿入された光起
電力素子34と、この光起電力素子34に対向させて配
置され、端子■と端子Gとの間に挿入されたスイッチン
グ制御用の発光素子35とから構成されている。このn
チャンネルパワーMO3FET31ζ32は、人出方間
絶縁耐圧が通常500■以上である。各スイッチにおい
て一対のFET31.32は、それぞれ互いに逆極性に
接続されているため、その接続点33はスイッチオフ時
、入力側からも出力側からも絶縁された状態になる。
ここで、第2図のスイッチの端子■と端子Gとの間に所
定の駆動電圧が印加されると、発光素子35に電流が流
れて発光し、その光エネルギを受けて光起電力素子34
の両端子間に所定の電圧が発生する。この電圧は、2つ
のFF、F31.32のソースSとゲート0間に印加さ
れ、双方のFET31.32が同時にオンになる。発光
素子35へ流れ込む電流が停止すると、光起電力素子3
4の両端に発生していた電圧が消滅し、FET31.3
2は再びオフになる。スイッチ311〜Sη4はこのよ
うにして動作する回路で、端子■と端子Gとの間に所定
の駆動電圧が印加されている間だけ端子Iと端子○との
間を導通させる働きをする。
定の駆動電圧が印加されると、発光素子35に電流が流
れて発光し、その光エネルギを受けて光起電力素子34
の両端子間に所定の電圧が発生する。この電圧は、2つ
のFF、F31.32のソースSとゲート0間に印加さ
れ、双方のFET31.32が同時にオンになる。発光
素子35へ流れ込む電流が停止すると、光起電力素子3
4の両端に発生していた電圧が消滅し、FET31.3
2は再びオフになる。スイッチ311〜Sη4はこのよ
うにして動作する回路で、端子■と端子Gとの間に所定
の駆動電圧が印加されている間だけ端子Iと端子○との
間を導通させる働きをする。
第3図に、第1図に示した本発胡のアナログマルチプレ
クサの動作を説明するタイムチャートを図示した。
クサの動作を説明するタイムチャートを図示した。
まずセレクタ24く第1図)に、客人カラインごとに定
められた固有のアドレス符号Δ1〜Anが順に入力する
(第2図a)。はじめに入力端子T1に接続された第1
番目の入力ラインに対応するアドレス符号Δ1が入力し
、次に第2番目の入力ラインに対応するアドレス符号A
2、・・・・・・というように、最後の入力ラインに対
応するアドレス符号Anまで順に一定間隔で、セレクタ
24に入力する。
められた固有のアドレス符号Δ1〜Anが順に入力する
(第2図a)。はじめに入力端子T1に接続された第1
番目の入力ラインに対応するアドレス符号Δ1が入力し
、次に第2番目の入力ラインに対応するアドレス符号A
2、・・・・・・というように、最後の入力ラインに対
応するアドレス符号Anまで順に一定間隔で、セレクタ
24に入力する。
セレクタ24には別に、選択パルス41が、各アドレス
符号と同一タイミングで入力する(第3図b)。セレク
タ24は、アドレス符号A1〜Anによって選択された
出力端子に選択パルス41を出力させる。これが駆動パ
ルスRGI〜RGnとなる(第3図c −e )。
符号と同一タイミングで入力する(第3図b)。セレク
タ24は、アドレス符号A1〜Anによって選択された
出力端子に選択パルス41を出力させる。これが駆動パ
ルスRGI〜RGnとなる(第3図c −e )。
ここで、すべての入力スイッチは通常開となるようバイ
アス電圧■SOが設定されている。そして、セレクタ2
4のいずれかの出力端子から駆動パルスが出力させると
、ノア回路23とインバータ22を通じて、これらのス
イッチを一斉に所定時間オフさせるための電圧が印加さ
れろく第3図f)。これによって、各入力スイッチSl
l、512〜Snl〜Sn2が同時にオフする。なお、
コンデンサC1〜Cnには、それぞれその直前の一定時
間で、入力端子T1〜Tnに入力する入力信号に対応す
る電荷が充電されている。′一方、セレクタ24からは
、駆動パルスRGI〜RGnが、アドレス符号A1.、
A2・・・・・・Anの順に、各ラインに排他的に供給
される(第3図g〜1)。その結果、アドレス符号A1
がセレクタ24に入力したとき、第1番目の入力ライン
の入力スイッチSll、S12がオフになり、これとは
逆に出力スイッチS13、S14がオンになって、無極
性コンデンサC1に充電された電荷が、出力端子10を
通じて出力される。第2番目以下、第n番目までの入力
ラインについても、それぞれアドレス符号A2〜Anが
セレクタ24に入力するタイミングで出力スイッチS2
3、S24〜Sn3、Sn4がオンされ、無極性コンデ
ンサC1〜Cnに充電された電荷が排他的に順に出力端
子10に出力される。
アス電圧■SOが設定されている。そして、セレクタ2
4のいずれかの出力端子から駆動パルスが出力させると
、ノア回路23とインバータ22を通じて、これらのス
イッチを一斉に所定時間オフさせるための電圧が印加さ
れろく第3図f)。これによって、各入力スイッチSl
l、512〜Snl〜Sn2が同時にオフする。なお、
コンデンサC1〜Cnには、それぞれその直前の一定時
間で、入力端子T1〜Tnに入力する入力信号に対応す
る電荷が充電されている。′一方、セレクタ24からは
、駆動パルスRGI〜RGnが、アドレス符号A1.、
A2・・・・・・Anの順に、各ラインに排他的に供給
される(第3図g〜1)。その結果、アドレス符号A1
がセレクタ24に入力したとき、第1番目の入力ライン
の入力スイッチSll、S12がオフになり、これとは
逆に出力スイッチS13、S14がオンになって、無極
性コンデンサC1に充電された電荷が、出力端子10を
通じて出力される。第2番目以下、第n番目までの入力
ラインについても、それぞれアドレス符号A2〜Anが
セレクタ24に入力するタイミングで出力スイッチS2
3、S24〜Sn3、Sn4がオンされ、無極性コンデ
ンサC1〜Cnに充電された電荷が排他的に順に出力端
子10に出力される。
本発明のアナログマルチプレクサは以上の実施例に限定
されない。
されない。
例えばその各スイッチについて、第4図に示したように
、2対のFET31.32.31′、32′を直列接続
して、これらを2つの発光素子35.35′を用いて同
時駆動するようにしてもよい。こうすればその出力端子
間の絶縁耐圧を第2図のものの2倍にすることができる
。
、2対のFET31.32.31′、32′を直列接続
して、これらを2つの発光素子35.35′を用いて同
時駆動するようにしてもよい。こうすればその出力端子
間の絶縁耐圧を第2図のものの2倍にすることができる
。
以上説明した本発明のアナログマルチプレクサによれば
、入出力端子間の絶縁耐圧を、メカニカルリレ一方式と
同等にすることができ、かつスイッチング動作を高速化
することができる。しかも、寿命は半永久的なものとな
り、取り付は方向等の制限を受けることがない。
、入出力端子間の絶縁耐圧を、メカニカルリレ一方式と
同等にすることができ、かつスイッチング動作を高速化
することができる。しかも、寿命は半永久的なものとな
り、取り付は方向等の制限を受けることがない。
第1図は本発明のアナログマルチプレクサの実施例を示
すブロック図、第2図はその各スイッチの詳細な結線図
、第3図は本発明のアナログマルチプレクサの動作を説
明するタイムチャート、第4図は各スイッチの別の実施
例を示す結線図、第5図は従来一般に使用されているア
ナログマルチプレクサのブロック図、第6図はこれにメ
カニカルリレーを使用したものの動作説明図、第7図は
CMOSアナログスイッチを使用したものの動作説明図
である。 10・・・・・・出力端子、 31.32・・・・・・電界効果トランジスタ、34・
・・・・・光起電力素子、 CI・・・・・・無極性コンデンサ、 T1〜Tn入力端子、 Sll、312〜 Sn1、Sn2・・・・・・入力スイッチ、S13、S
14〜 Sn3、Sn4・・・・・・出力スイッチ。 出 願 人 日本電気株式会社代 理 人
弁理士 山内 梅雄第1 図 兆 第3図 (r )Sl−13、sr+4+++」]−第4図 第5図
すブロック図、第2図はその各スイッチの詳細な結線図
、第3図は本発明のアナログマルチプレクサの動作を説
明するタイムチャート、第4図は各スイッチの別の実施
例を示す結線図、第5図は従来一般に使用されているア
ナログマルチプレクサのブロック図、第6図はこれにメ
カニカルリレーを使用したものの動作説明図、第7図は
CMOSアナログスイッチを使用したものの動作説明図
である。 10・・・・・・出力端子、 31.32・・・・・・電界効果トランジスタ、34・
・・・・・光起電力素子、 CI・・・・・・無極性コンデンサ、 T1〜Tn入力端子、 Sll、312〜 Sn1、Sn2・・・・・・入力スイッチ、S13、S
14〜 Sn3、Sn4・・・・・・出力スイッチ。 出 願 人 日本電気株式会社代 理 人
弁理士 山内 梅雄第1 図 兆 第3図 (r )Sl−13、sr+4+++」]−第4図 第5図
Claims (1)
- 複数のアナログ入力信号をそれぞれ受け入れる複数の入
力スイッチと、これらの入力スイッチに接続されて前記
各入力信号によりそれぞれ所定のタイミングで充電され
る複数の無極性コンデンサと、各無極性コンデンサの充
電電荷を前記所定のタイミングと異なるタイミングで外
部回路に向けて出力する複数の出力スイッチとからなり
、前記入力スイッチと出力スイッチとはいずれも、互い
に逆極性で接続された少なくとも一対の電界効果トラン
ジスタと、その接続点と前記電界効果トランジスタのゲ
ートとの間に接続された光起電力素子と、この光起電力
素子に対向させて配置したスイッチング制御用発光素子
とから構成されることを特徴とするアナログマルチプレ
クサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22366386A JPS6379418A (ja) | 1986-09-24 | 1986-09-24 | アナログマルチプレクサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22366386A JPS6379418A (ja) | 1986-09-24 | 1986-09-24 | アナログマルチプレクサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6379418A true JPS6379418A (ja) | 1988-04-09 |
Family
ID=16801696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22366386A Pending JPS6379418A (ja) | 1986-09-24 | 1986-09-24 | アナログマルチプレクサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6379418A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999048215A1 (fr) * | 1998-03-18 | 1999-09-23 | Advantest Corporation | Circuit de commutation a haute vitesse |
KR101067301B1 (ko) | 2008-04-25 | 2011-09-23 | 르네사스 일렉트로닉스 가부시키가이샤 | 아날로그 다중화기 및 아날로그 다중화기의 선택 신호 발생 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59122123A (ja) * | 1982-12-23 | 1984-07-14 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | 高電圧アナログ・ソリツドステイト・スイツチ |
-
1986
- 1986-09-24 JP JP22366386A patent/JPS6379418A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59122123A (ja) * | 1982-12-23 | 1984-07-14 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | 高電圧アナログ・ソリツドステイト・スイツチ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999048215A1 (fr) * | 1998-03-18 | 1999-09-23 | Advantest Corporation | Circuit de commutation a haute vitesse |
GB2341023A (en) * | 1998-03-18 | 2000-03-01 | Advantest Corp | High-speed switching circuit |
KR101067301B1 (ko) | 2008-04-25 | 2011-09-23 | 르네사스 일렉트로닉스 가부시키가이샤 | 아날로그 다중화기 및 아날로그 다중화기의 선택 신호 발생 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5689257A (en) | Skewless differential switch and DAC employing the same | |
US4623854A (en) | Switched capacitor filter | |
JPS6379418A (ja) | アナログマルチプレクサ | |
RU2000116273A (ru) | Схема для контроля выключателя переменного тока | |
SU1005635A1 (ru) | Управл ема лини задержки | |
SU578665A1 (ru) | Подавитель квадратурного напр жени | |
SU1555723A1 (ru) | Резервированное релейное устройство | |
JPH0149057B2 (ja) | ||
JPS6230418A (ja) | アナログマルチプレクサ | |
SU1238171A1 (ru) | Триггерное устройство | |
RU2124817C1 (ru) | Распределитель импульсов тока | |
JPS61230522A (ja) | サンプルホ−ルド回路 | |
SU1112557A1 (ru) | Коммутатор каналов с переменным циклом работы | |
JPH09261079A (ja) | データ変換回路 | |
RU1793540C (ru) | Устройство дл переключени | |
SU1513480A1 (ru) | Устройство дл воспроизведени кусочно-разрывных функций | |
SU970424A1 (ru) | Устройство дл приема сигналов | |
SU942107A1 (ru) | Реверсивный распределитель импульсов | |
SU938326A1 (ru) | Поворотный контактный переключатель | |
SU1081795A1 (ru) | Коммутатор | |
SU1598141A2 (ru) | Асинхронный распределитель | |
JPH0126082B2 (ja) | ||
SU1034185A1 (ru) | Аналоговый ключ | |
SU1679507A1 (ru) | Многопороговый функциональный преобразователь | |
SU1559401A1 (ru) | N-канальный коммутатор |