SU621103A1 - Счетчик - Google Patents
СчетчикInfo
- Publication number
- SU621103A1 SU621103A1 SU772455566A SU2455566A SU621103A1 SU 621103 A1 SU621103 A1 SU 621103A1 SU 772455566 A SU772455566 A SU 772455566A SU 2455566 A SU2455566 A SU 2455566A SU 621103 A1 SU621103 A1 SU 621103A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- auxiliary
- counter
- bit
- input
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
(54) СЧЕТЧИК
выход которого соединен с тактирующими входами основного триггера первого раэр5ща , дополнительно введены элементы И, первы Гвходы которых соединены с входом считывани , а вторые соединены соответственно с пр мыми выходами вспомогателных триггеров каждого разр да, начина со второго, а второй вход последнего элемента И соединен с пр мым выходом основного триггера старшего разр да, а выходы - с выходами счетчика.
, На чертеже дана структурна схема предлагаемого счетчика.
Счетчик содержит в каждом разр де основной 1-1-1-3и вспомогательный 2-1-2-3 триггеры, пр мой и инверсный выходы вспомогательного триггера соединены соответственно с S и 1 входами основного триггера того же разр да , пр мой выход основного триггера соединен с Т входом вспомогательного триггера того же разр да и тактирующими, входами вспомогательного триггера следующего разр да, а инверсный выход основного триггера соединен с S входом
вспомогательного триггера же разр да и тактирующими входами основного триггера следующего раз)Яца, тактирук шие входы вспомогательного триггера 2-1 первого разр да соединены с счетным входом 3 счетчика и входом инвертора 4, выход которого соединен с тактирующими входами основного триггера 1-1 первогх разр да, элементы И 5-15-3 , первые входы которых соединены с входом считывани , а вторые соединены соответственно с щз мыми выходами вспомогательных триггеров каждого разр да, начина со второго, а второй вход последнего элемента И соединен с пр мым выходом 6 основного триггера старшего разр да, а выходы с выходами 7-1-7-3 счетчика.
Устройство работает следующим образом .
В исходном положении все. триггеры (основные и вспомогательные) устанавливаютс в нулевое положение (см. таб-, лицу, состо ние О).
Claims (2)
- После подачи первого импульса на с1етный вход 3 триггеры принимают состо ни , соответствующие состо нию 1 после подачи второго импульса состо ние триггеров соответственно мен етс (см. таблицу, состо ние 2) и т.д. Кодц Гре в таблице об.ведены. Из таблицы состо ни видно, что от вспомогательных триггеров, начина со второго младшего разр да и с учетом основного триггера самого старшето раз р да, можно непосредственно считывать, код Гре . При этом отпадает необходимость использовани полусумматоров. Так как с выходов триггеров 1-1-1-3 снимаетс информаци в нормальном йво кчном коде, а с выходов 7-1-7-3 в коде Гре , естественно расщирены функциональные , возможности счетчика. Использование только одного счетчика вместо счетчика и полусумматора упрощает построепие счетчиков в коде Гре , а также повышает его быстродействие. Кроме того, так как один и тот же счетчик считает импульсы в нормальном дво-ичном коде и в коде Гре , существенно расшмр ютс его функциональные возможности . Формула изобретени Счетчик, .содержащий в каждом рао-р де основной и вспомогательный триггеры , в каждом разр де пр мой и инверсный выходы вспомогательного тригте за соединены соответственно с S и Т входами основно1 о тригч-ера того же разр да , пр мой Быхоа основного триггера сое динен с Т входом вспомогательного Tjs гера того же разр да и тактирующими входами вспомогательного триггера . сле дующего разр да, а инверсный выход основного триггера соединен с В входом вспомогательного триггера того же разр да и тактирующими входами основного триггера следующего разр да, тактирующие входы вспомогательного триггера первого разр да соединены с счетным входом счетчика и входом инвертора, вы ход которого соединен с тактирующими входами основного триггера первого разр да , отличающийс тем, что с целыо расщирени функциональных воз- можчостей, в него дополнительно введечы элементы И, первые входы которых соединены с входом считывани , а вторые соединены соответственно с пр мыми выходами вспомогательных триггеров каждого разр да, начина со второго, а второй вход последнего элемента И соединен с пр мым выходом ОСНОВНОГО) триггера Старшего разр да, а выходы - с выходами счетчика. Источники информации, прин тые во. внимание при экспертизе: 1.Авторское свидетельство СССР NO 320062, кл. Н ОЗ К 23/02, 10.11.69.
- 2.Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М., Со. ветское радио , 1975, рис. 5.2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772455566A SU621103A1 (ru) | 1977-02-23 | 1977-02-23 | Счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772455566A SU621103A1 (ru) | 1977-02-23 | 1977-02-23 | Счетчик |
Publications (1)
Publication Number | Publication Date |
---|---|
SU621103A1 true SU621103A1 (ru) | 1978-08-25 |
Family
ID=20696711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772455566A SU621103A1 (ru) | 1977-02-23 | 1977-02-23 | Счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU621103A1 (ru) |
-
1977
- 1977-02-23 SU SU772455566A patent/SU621103A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE7708396L (sv) | Frekvensreknare | |
SU621103A1 (ru) | Счетчик | |
JPS5255669A (en) | Exchanger | |
SU1822322A1 (ru) | Счетчик импульсов | |
SU834860A1 (ru) | Генератор треугольного напр жени | |
SU538492A1 (ru) | Счетчик последовательности импульсов | |
SU458101A1 (ru) | Дес тичный счетчик | |
SU840902A1 (ru) | Вычислительное устройство | |
SU763887A1 (ru) | Преобразователь дес тичных чисел в двоичные числа | |
SU398948A1 (ru) | УСТРОЙСТВО дл ДЕЛЕНИЯ ЧИСЕЛ БЕЗ ВОССТАНОВЛЕНИЯ ОСТАТКА | |
SU824449A1 (ru) | Реверсивный счетчик | |
SU744568A2 (ru) | Параллельный накапливающий сумматор | |
SU485447A1 (ru) | Устройство дл делени чисел с восстановлением остатка | |
SU510710A1 (ru) | Перестраиваемый фазоимпульсный многоустойчивый логический блок | |
SU892441A1 (ru) | Цифровой делитель частоты с дробным коэффициентом делени | |
SU824446A1 (ru) | Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ | |
SU411609A1 (ru) | ||
SU1019426A1 (ru) | Устройство дл ввода информации | |
SU1097999A1 (ru) | Устройство дл делени @ -разр дных чисел | |
SU370606A1 (ru) | Устройство для сложения цифр, представленных фазо-импульсным десятичным кодом | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU369565A1 (ru) | УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ у = е^ | |
SU617782A1 (ru) | Сенсорный коммутатор | |
SU790349A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
FR2426284A1 (fr) | Dispositif d'introduction de donnees dans un decompteur de temps |