SU617856A2 - Устройство тактовой синхронизации - Google Patents

Устройство тактовой синхронизации

Info

Publication number
SU617856A2
SU617856A2 SU772464966A SU2464966A SU617856A2 SU 617856 A2 SU617856 A2 SU 617856A2 SU 772464966 A SU772464966 A SU 772464966A SU 2464966 A SU2464966 A SU 2464966A SU 617856 A2 SU617856 A2 SU 617856A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
divider
sync
analyzer
Prior art date
Application number
SU772464966A
Other languages
English (en)
Inventor
Александр Залманович Бураковский
Анатолий Васильевич Цвигун
Владимир Иванович Кушпиль
Original Assignee
Предприятие П/Я А-1221
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1221 filed Critical Предприятие П/Я А-1221
Priority to SU772464966A priority Critical patent/SU617856A2/ru
Application granted granted Critical
Publication of SU617856A2 publication Critical patent/SU617856A2/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

На чертеже изображена структурна  электрическа  схема предложенного устройства .
Устройство тактовой синхронизации содержит задающий генератор 1, соединенный через узел 2 коррекции фазы с делителем 3 частоты, выход которого через дискриминатор 4 соединен с вторым входом узла 2 коррекции фазы, и блок 5 управлени  демодул тором, а также дополнительный делитель 6 частоты, коммутатор 7 п анализатор 8 сбоев синхроимпульсов, при этом между выходом задающего генератора 1 и входом блока 5 управлени  демодул тором включен дополнительный делитель 6 частоты, к установочному входу которого подключен один из выходов коммутатора 7, другой выход которого подключен к дополнительному входу дискриминатора 4, кроме того, к одному из входов коммутатора 7 подключен дополнительный выход делител  6 частоты через анализатор 8 сбоев синхроимпульсов, а на третий вход коммутатора 7 подан рабочий сигнал, а между выходом задающего генератора 1 и дополнительным входом анализатора 8 сбоев синхросигнала введен накопитель 9 синхросигнала , установочный вход которого соединен с дополнительным выходом делител  3 частоты.
Предлагаемое устройство работает следующим образом.
Накопитель 9, запуска сь от задающего генератора 1 так же, как и первый дополнительный делитель 6 частоты, сбрасываетс  периодически от основного делител  3 независимо от режима работы устройства синхронизации. Тем самым накопитель 9 в паузах между его сбросами несет информацию синхросерии модул тора, в фазе с которым демодул тор 10 находитс  в момент последнего сброса накопител  9. Пауза между сбросами накопител  9 выбираетс  из соображений возможного расхождени  из-за помех на врем , не превышающее защитный интервал посто нно корректируемых синхросерии на выходе делител  3 и «запомненных синхросерии с накопител  9. Таким образом, при нарушении ортогональности модема, что жестко св зано с длительностью защитного интервала, на выходе накопител  9 в конце паузы между его сбросами выбираетс  строб, который
не попадает в «окно, вырабатываемое анализатором 8.
«Окно корреюируетс  каждую посылку и «стоит на месте, а строб, вырабатываемый накопителем 9, корректируетс . Врем  между моментами коррекции строб и «окно расходитс  пропорционально глубине рассннхронизации и в случае достижени  стробом границ «окна (что возможно лишь при начале нарушени  ортогональности ) вырабатываетс  сигнал «нарушение синхронизации, останавливающий нрием нравильной информации.
При работе многоканального модема с фазоразностной модул цией независимо от режима работы модема импульсы коррекции (добавлени -вычитани ), нонадающие па делитель 3, корректируют выдачу синхроимпульсов (границ посылок), поступающих с его выхода на дискриминатор 4, на другой вход которого попадает входной рабочий сигнал через коммзтатор 7. Дискриминатор 4 выдает знаковую функцию, вырабатываемую по модулю рабочих посылок входного сигнала. При этом в посылку с дополнительного выхода делител  3 через коммутатор 7 подаетс  синхроимпульс , устанавливающий дополнительный делитель 6 в соответствии с импульсом коррекции, вырабатываемым узлом 2 коррекции.
Одновременно с этим делитель 3 вырабатывает импульс сброс, который сбрасывает в соответствии с импульсом коррекции накопитель 9, который вырабатывает строб, попадающий на анализатор 8.
Предлагаемое устройство обеспечивает вазможность проведени  текущего контрол  состо ни  фазировани  модема и устройства тактовой синхронизации н тем самым позвол ет повысить скорость вхождени  в синхронизм.

Claims (1)

  1. Формула изобретени 
    Устройство тактовой синхронизации по авт. св. № 541294, отличающеес  тем, что, с целью увеличени  скорости вхождени  в синхронизм, между выходом задающего генератора и дополнительным входом анализатора сбоев синхросигнала введен наконитель синхросигнала, з становочный вход которого соединен с дополнительным выходом делител  частоты.
SU772464966A 1977-03-22 1977-03-22 Устройство тактовой синхронизации SU617856A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772464966A SU617856A2 (ru) 1977-03-22 1977-03-22 Устройство тактовой синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772464966A SU617856A2 (ru) 1977-03-22 1977-03-22 Устройство тактовой синхронизации

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU541294 Addition

Publications (1)

Publication Number Publication Date
SU617856A2 true SU617856A2 (ru) 1978-07-30

Family

ID=20700450

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772464966A SU617856A2 (ru) 1977-03-22 1977-03-22 Устройство тактовой синхронизации

Country Status (1)

Country Link
SU (1) SU617856A2 (ru)

Similar Documents

Publication Publication Date Title
GB1526711A (en) Clock regenerator circuit arrangement
EP0345564A3 (de) Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal
SU617856A2 (ru) Устройство тактовой синхронизации
SU1533011A1 (ru) Устройство дл синхронизации по задержке псевдослучайной последовательности
RU1807426C (ru) Способ определени рассто ни до места повреждени на лини х электропередачи и устройство дл его осуществлени
SU1533012A1 (ru) Устройство дл передачи сигналов начальной синхронизации
JPH0157539B2 (ru)
SU1164899A2 (ru) Устройство тактовой синхронизации
SU459795A1 (ru) Устройство дл цикловой синхронизации
SU934516A1 (ru) Устройство дл контрол времени работы машин
SU777882A1 (ru) Устройство коррекции фазы
JPS62254619A (ja) サンプリング時刻同期方式
SU720764A1 (ru) Устройство приема сигналов фазового пуска
SU541294A1 (ru) Устройство тактовой синхронизации
SU738136A1 (ru) Устройство контрол тактовых импульсов
SU576668A1 (ru) Устройство дл синхронизации систем телемеханики
SU1197127A1 (ru) Устройство дл приема рекуррентных кодовых последовательностей
SU548938A2 (ru) Система передачи синхронных двоичных сигналов по кабельным лини м св зи
SU1467782A1 (ru) Устройство передачи двоичных сигналов
SU1184105A1 (ru) Устройство тактовой синхронизации
SU627418A1 (ru) Цифровой измеритель скважности пр моугольных импульсов
SU1707734A1 (ru) Умножитель частоты следовани импульсов
SU628625A1 (ru) Устройство дл коррекции фазы
SU720826A1 (ru) Устройство дл приема адресной комбинации
SU382136A1 (ru) УСТРОЙСТВО дл ПЛАВНОЙ УСТАНОВКИ ФАЗОВОГО ПОЛОЖЕНИЯ РОТОРА СИНХРОННОГО ДВИГАТЕЛЯ