SU610111A1 - Устройство дл контрол систем синхронизации - Google Patents
Устройство дл контрол систем синхронизацииInfo
- Publication number
- SU610111A1 SU610111A1 SU762340310A SU2340310A SU610111A1 SU 610111 A1 SU610111 A1 SU 610111A1 SU 762340310 A SU762340310 A SU 762340310A SU 2340310 A SU2340310 A SU 2340310A SU 610111 A1 SU610111 A1 SU 610111A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- synchronization
- trigger
- outputs
- channels
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
1
Изобретение относитс к области вычислительной и измерительной техники и может бытьиспользовано дл контрол исправности многоканальных программируемых систем синхронизации , дл которых важное значение имеют временные фазовые соотношени формируемых синхроимпульсов.
Известно устройство дл контрол систем а-1 1хронизации, содержащее два триггера, выходы которых соединены со входом элемента сравнени , выход которого через исполнительный элемент подсоединен к счетному входу одного из триггеров и два элемента ИЛИ , входы которых подсоединены соответственно к нечетным и четным выходам источника последовательности импульсов, а выходы - к нулевому и единичному входу второго триггера I.
Недостатками такого устройства вл ютс ограниченное быстродействие и число режимов контрол фазовых соотношений в системе синхронизации.
Наиболее близклм техническим решением к изобретению вл етс устройство дл контрол систем синхронизации, содержащее схему сравнени , входы которой соединены с выходами триггеров, а выход вл етс контрольным выходом устройства 2.
Известное устройство имеет недостаточное быстродействие, которое определ етс двойной задержкой в триггере, задержкой в эле.менте неравнозначности и элементах, образующих обратную св зь между выходом триггера и его вторым входом синхронизации, а также задержкой на задание тактового импульса, поступаю . щего на вторые входы элементов. Это ограничивает также разрешающую способность устройства при проверке фазовых соотношений в каналах контролируемого устройства.
Цель изобретени - повышение быстродействи устройства.
Поставленна цель достигаетс тем, что в устройство введены элементы И, ИЛИ, инверторы и дополнительные триггеры, входы которых вл ютс входами установки режимов контрол устройства. Пр мой и инверсный выходы первого триггера соединены соответственно с первыми входами первого и третьего и первыми входами второго и четвертого элементов И, пр мой и инверсный выходы второго дополнительного триггера соединены соответственно со вторыми входа.ми первого и второго и вторыми входа.ми третьега и четвертого элементов И. Третьи входы перв;)го и второго элементов И соединены соответственно со входом первого и входом второго инверторов, а также с первым
и вторым информационными входами устпойст ва. Третьи входы третьего и четвертого элементов И соединены соответственно с выходом первого и второго инверторов. Выходы элементов И подключены ко входам элемента ИЛИ, выход которого соединен со входом синхронизации триггеров, информационные входы и выходы которых вл ютс соответственно входами и выходами устройства.
Структурна схема устройства дана на фиг. 1, где обозначены дополнительные триггеры 1 и 2, входы 3 установки режимов контрол , элементы И 4, элемент ИЛИ 5, инверторы 6 и 7, первый 8 и второй 9 информационные входы устройства, триггеры 10, информационные входы 11 устройства, выходы устройства 12, схема сравнени 13 и контрольный выход 14,
Принц|1п работы устройства основан на одновременной записи сигналов с информационных входов 8, 9 и П устройства, к которым подключены выходы контролируемых каналов системы синхронизации, в триггеры 10 в моменты времени, определ емые положением одного из перепадов импульсного сигнала в одном из двух каналов, прин тых за опорные (в данном примере выбраны триггеры 10, срабатывающие по положительному перепаду импульсного сигнала ). Информаци с выходов триггеров 10 подаетс на входы схемы сравнени 3, где сравниваетс с кодом, вычисленным заранее и соответствующим правильной работе контролируемой системы. Кроме того, с выходов триггеров 10 код через выходы 12 устройства считываетс в ЭВМ дл анализа. По результатам анализа при необходимости вводитс коррекци в контролируемые каналы системы синхронизации . Выбор опорного канала производитс триггером 1, выбор режима контрол (фазы фронта нлн фазы среза) - триггером 2.
Устройство работает в трех режимах контрол информационных сигналов: режиме I (контроль фазы фронта), режиме И (контроль фазы среза) и режиме 1,11 (контроль соотношений запрограммированных в каналах системы синхронизацин параметров сигналов величина задержки и длительности синхроимпульса в различных точках диапазона).
Контрольным тестом будем считать соотношение импульсных сигналов в опорном канале и во всех остальных при заданных величинах параметров синхроимпульса (задержка и длительность ) во всех каналах контролируемой системы при определенном состо нии триггеров 1 и 2.
При работе устройства в режиме I трнггер 2 устанавливаетс в единичное состо ние на первом выходе.
В качестве опорного выбран один на двух каналов, соответствующих информационным входам 8, 9. Дл этого трнггер 1 устанавливаетс в требуемое состо ние. При установке триггера 1 в еднннчное состо ние разрешаетс прохождение сигнала с информационного входа 8 через первый элемент И 4, на входы синхронизации триггеров 10, на информационные входы которых подаютс контролируемые снгналы (см. фиг. 2). Контроль осуществл етс путем программировани во всех каналах синхронизации (кроме опорного) одинаковых величин параметров. При этом фаза фронта сигнала в случае исправности всех каналов контролируемой системы лежит только а пределах допустимой расфазировки между точками ti и tj, указанными на временной оси 1.
Контроль в режиме i осуществл етс при iioMoiiui двух, тестов. В первом тесте в опорном канале программируетс положение положительного перепада импульсного сигнала, сосггветствующее положению ti (эпюра 2), во втором тесте - положен не,соответствующее положению tj (эпюра 3). На эпюрах 2, 3 перепад ютмечен щтриховкой. На эпюрах 6, 7,..,п показаны временные соотношени сигналов во всех каналах системы синхронизации (кроме опорного). При нсправной работе системы на первом тесте с триггеров 10 снимаетс код 100...О, на втором тесте - код II1...I. В режиме I работы с триггера, соответствующего опорному каналу, всегда снимаетс значение логической «1, так как сигнал, поступающий на его информационный вход с задержкой на срабатывание логических элементов И 4 и ИЛИ 5 поступает на его вход синхронизации. При этом при любом положении импульсного сигнала в опорном канале триггер,соответствующийЧ)порному каналу, находитс в единичном состо нии.
В каждом тесте код с триггеров 10 поступает на схему сравнени 13, где сравниваетс с приведенным выще кодом. Сигнал на выходе 14 схемы сравнени 13 по вл етс в случае, если эти коды не равны, что соответствует неисправной работе контролируемой системы синхронизации.
При работе устройства в режиме II триггер 2 устанавливаетс в нулевое состо ние на пр мом выходе. При этом сигнал с опорного канала в инвертированном виде поступает на входе синхронизации триггеров 10. При этом положительному перепаду на входах синхронизацин триггеров 10 соответствует срез импульсного сигнала в контролируемых каналах системы синхронизации. Контроль в этом режиме проводитс также прн помощн двух тестов. Как н в режиме 1 во всех каналах контролируемой системы синхронизации (кроме опорного ) программируютс одинаковые параметры синхроимпульсов. В опорном канале в первом тесте программируетс положение tj отрицательного перепада, а во втором тесте - положенне ti. Точки ta, t4 соответствуют допустимой зоне расфазнровки фазы среза сигналов контролируемой системы синхронизации. Поло-, женне импульсного сигнала на входах сннхроннзацни триггеров 10 в первгм и втором тестах показаны на эпюрах 4 и 5, перепад отмечен штриховкой. В режиме II работы с триггера , соответствующего опорному каналу, всегда снимаетс значение логического «О. При исправной работе контролируемой системы синхронизации в первом тесте f. триггеров 10 снимаетс код 01...1, во втором тесте - код 00...0. Коды поступают на схему сравнени 13, котора выдан сигма; на выходе 14 как в режиме 1.
Дл повыигени достоверности контрол , а также дл контрол канала, ранее выбранного за опорный, производитс смена опорного канала, дл чего триггер 1 переводитс в противоположное состо ние и проводитс повторный контроль в режимах I и П.
В р ежиме III в контролируемых каналах программируетс произвольна величина параметров синхроимпульсов и контролируетс их to взаимное фазовое соответствие (эпюры 1 на фи1. 3). Триггер 2 находитс в единичном состо нии . На каждом из тестов с триггеров 10 снимаетс код, соответствующий значению сигналов на входах 8 9, 11 в конкретный момент времени, определ емый положением перепада импульсного сигнала в опорном канале на данном тесте. С выходов триггеров 10 коды поступают на схему сравнени 13, где сравниваютс с заранее вычисленными значени ми кодов. При несовпадени кодов на любом из тестов JQ схема сравнени 13 выдает сигнал на выходе 14, что соответствует неисправности контролируемой системы синхронизации. При необходимости коды могут быть переданы в ЭВМ через выходы 12 дл анализа с целью введени коррекции в контролируемую систему или дл 29 представлени состо ни в каналах синхронизации на устройстве отображени информаци . Коды 3, приведенные на фиг. 3, соответствуют ожидаемым в моменты времени ti - tj,..jt,i, t дл данной временной диаграммы. Как ука- у) зывалось выше, с триггера, соответствующего опорному каналу, в этом случае всегда считываетс логическа «1. Второй и последующие разр ды кода соответствуют остальным каналам .
В режимах I, П и III при запрограммирован 3S иом тесте частота, иа KOTOpcrft может проводить с контроль, ограничена только собственным быстродействием элементов 4, 5 и триггеров 10 .
Функциональна схема устройства дл конт- „ рол систем синхронизации реализована полностью на логичес их элементах, что позвол ет легко выполнить его на цифровых интегральных схемах и обеспечивает компактность конструкции . Устройство позвол ет в широком частотном диапазоне(от долей герц до дес тков мегагерц) с высокой достоверностью проводить автоматический контроль исправности систем синхронизации, без применени осциллографическнх средств провер ть фазовые соотношени в каналах контролируемой системы синхронизации . Устройство может быть применено дл встроенного диагностического контрол с использованием ЭВМ.
Claims (2)
1.Авторское свидетельство СССР № 388262, кл. G 06 F П. 1969.
2.Авторское свидетельство СССР № 330453, кл. G 06 F И/02, {970.
6-lQMl
,,
j i i i Hi
att
tj i« t
i,t2
Pi;, 2
г t, t2 tj и tf is tr «ч n t
1 i t t I
0 1 I 1 1 0 00 0 a a a 1 ito
0 0 I I 0
1 0 0 0 -0 000
0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762340310A SU610111A1 (ru) | 1976-03-29 | 1976-03-29 | Устройство дл контрол систем синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762340310A SU610111A1 (ru) | 1976-03-29 | 1976-03-29 | Устройство дл контрол систем синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU610111A1 true SU610111A1 (ru) | 1978-06-05 |
Family
ID=20654312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762340310A SU610111A1 (ru) | 1976-03-29 | 1976-03-29 | Устройство дл контрол систем синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU610111A1 (ru) |
-
1976
- 1976-03-29 SU SU762340310A patent/SU610111A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU610111A1 (ru) | Устройство дл контрол систем синхронизации | |
US3946378A (en) | Dynamic digital pulse display | |
SU824415A1 (ru) | Генератор пачек импульсов | |
SU744482A1 (ru) | Устройство дл контрол многоканальных систем синхронизации | |
SU978356A1 (ru) | Счетное резервированное устройство | |
SU957450A1 (ru) | Резервированный формирователь тактовых импульсов | |
SU930685A1 (ru) | Счетное устройство | |
SU862081A1 (ru) | Способ цифрового измерени частоты | |
SU640266A1 (ru) | Устройство дл контрол прохождени импульсов | |
SU955518A1 (ru) | Формирователь импульсов | |
SU723578A1 (ru) | Устройство дл контрол логических блоков | |
SU961116A1 (ru) | Устройство дл формировани временных интервалов | |
SU785978A1 (ru) | Устройство дл допускового контрол частоты следовани импульсов | |
SU684760A1 (ru) | Датчик тестовой псевдослучайной последовательности | |
SU920628A1 (ru) | Устройство дл измерени временных интервалов | |
SU711535A1 (ru) | Измеритель временных интервалов с автоматической стабилизацией порога и коэффициента преобразовани | |
SU900460A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU628599A2 (ru) | Устройство дл индикации синхронизма | |
SU911713A1 (ru) | Устройство фиксации середины видеоимпульса | |
SU726532A1 (ru) | Трехканальное мажоритарно-резервированное устройство | |
SU890399A1 (ru) | Мажоритарное устройство | |
SU807487A1 (ru) | Селектор сигналов по длительности | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU746554A1 (ru) | Устройство дл контрол логических блоков |