SU603111A1 - Элемент задержки - Google Patents

Description

1

Изобретение относитс  к эпементам цифровой вычиспитепьной техники.

Известен эпемент задержки, содержащий D -триггер l.

Этот эпемент не может иезю ьзоватьс  в асинхронном режиме работы с временем задержки, равным длитепьности входного погическото сигнапа.

Целью изобретени   вл етс  обеспечение асинхронного режима работы с задерж« кой входного сигнапа на вепичнну его длительности .

Дн  этого в элемент задержке, содер жшаий Т) - триггер, введены элементы И-НЕ н элементы НЕ, вход нового из KOторых соединен с первой входной шиной, а выход через четгеертадй элемент И-НЕ-с входмлВ fi-триггера. Выход С триггера соединен с выходом третьего элемента И-НЕ, вхды которого соединены с выходами перво- го и второго эпементов И-НЕ и выходом третьего элемента НЕ, входом соединенного с третьей входной шйной. Первый вход первого элемента И-НЕ соединен с второй входной шиной и через второй эпемент НЕ

с втррым входом четвертого элемента И- НЕ н с первым входом вторс -о элемента И-НЕ, второй вход которого подключен к нешхвертируюшему выходу О -триггер, инверсным выходом соединеннснго с вторым входом первого элемента И-НЕ.

На чертеже приведена схема элемента задержки.

Элемент задержкиимеет входные шины 1-3 и содержит элементы 4-6 НЕ, элементы 7-1О И-НЕ и D - триггер 11. Причем шиньГ 1-3 подключены через элементы 4-6 соответсвенно к первому и второму входам элемента 1О и первому входу элемента 9, выход которого соединен с вхоjAOM CD -триггера, а второй и третий входы-подключены к выходам соответсвен о элементов 7 и 8. Первый вход элемента 7 соединен с шиной 2, а второй - с инвертирующим выходом) - триггера и выход- . ной шиной 12. Первый вход элемента 8 соединен с выходом : элемента 5i, а второй вход - с неинвертируюшим выходом D -триггера и выходной шиной 13. . Прн работе элемента в асинхронном режиме с задержкой Ьходного логического сиг нала ла величину его длительности его шины 1 и 3 не используютс , а входной логический сигнал поступает на щину 2. Гфи этом независимо от значени  входного логичес1{ого сигнала на входе CD -триггер формируетс  автономный управл ющий сигнал , длительность которого равна Длительности входного логического сигнала. Формула нвобретени  Элемент задержки, содержащий Р HiPBr rap, отпичаюшийс  тем, что, с вепыо обесэтече н  асинхронного режима работы с задержкой входного сигнапа на аепич ку его длительности, в него введены элементы И-НЕ и элементы НЕ, вход Перво го из которых соединён с первой входной шиной, а выход через/четверть и элемент И-НЕ - с входом:)}- триггера, вход С которого соединен с выходом третьего элемента И-НЕ, входы которого соединены с выходами первого и втсфого элементов .И-НЕ и выходом третьего элемента НЕ, входом соединенного с третьей входной шиной, а первый вход первого элемента И-НЕ соединен с второй входной шиной и через второй элемент НЕ с вторым входом четвертого элемента И-НЕ и с первым входом вторюго элемента И-НЕ. второй вход которого соединен с неиввертирук цим выходом D триггера , инверсным выходом соединенного с вто{И91м входом первого эпемента И-НЕ.. Источники информации, прин тые во внимание 1ФН аксцертизе: 1. Каган Б. Н. и ар. Цифровые вычислительные машины и системы, М., Энерги Л 1Р73, с. 177.