SU596889A1 - Low and infralow frequency- to-digital code converter - Google Patents

Low and infralow frequency- to-digital code converter

Info

Publication number
SU596889A1
SU596889A1 SU762413943A SU2413943A SU596889A1 SU 596889 A1 SU596889 A1 SU 596889A1 SU 762413943 A SU762413943 A SU 762413943A SU 2413943 A SU2413943 A SU 2413943A SU 596889 A1 SU596889 A1 SU 596889A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
input
pulse
adder
period
Prior art date
Application number
SU762413943A
Other languages
Russian (ru)
Inventor
Роман Александрович Петрочук
Борис Георгиевич Соколов
Иосиф Ицхокович Рабин
Григорий Михайлович Кузнецов
Юрий Георгиевич Штомпель
Original Assignee
Специальное Проектно-Конструкторское Бюро Средств Автоматизации Добычи Нефти,Транспорта И Хранения Газа
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Проектно-Конструкторское Бюро Средств Автоматизации Добычи Нефти,Транспорта И Хранения Газа filed Critical Специальное Проектно-Конструкторское Бюро Средств Автоматизации Добычи Нефти,Транспорта И Хранения Газа
Priority to SU762413943A priority Critical patent/SU596889A1/en
Application granted granted Critical
Publication of SU596889A1 publication Critical patent/SU596889A1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Claims (1)

пульсов 5, соединенному с регистрсм б и формирователем импульсов 7. Выход счетчика 4 соединен со входбм сумматора 8 первого слагаемого, выход которого соединен с регистром б таким обраэрм, что нулевой разр д сумматора 8 исключаетс ; п -И-вый разр д сумматора 8 соединен о |f -ным разр дом регистра 6. Выход регистра б соединен со входбм peniCTpa 9, а также со входом обратно пропо{щионального преобразовател  10, с выхода которого снимаетс  сигнал, гфопорциональный измег р емой частоте. Выход регистра 9 соединен со входом второго слагаемого сумматора В., Преобразователь работает следующим .образом. Период входного сигнала i преобразуетс  в пропорциональное ему число импульсов путем счета числа импульсов генератора эталонной частоты. 2, прошедших в счетчик 4 через открытый в течение периода сигналом с блока 1 вы делени  периода ключ 3. Сигнал с блока 1 выделени  периода соответствуюцщй моменту окончани  периода измер емой частоты, закрывает ключ 3 и тем самам останавливает подсчет импульсов счетчиком 4, а также запускает формирователь импульсов 5. ИмпульснЕдй сигнал с формировател  5 записывает срдержимое сумматора 3 в р гистр 6 со сдвигом вправо, т,е.г{+1-вы разр д сумматора 8 соединен си -ным разр дом. В результате в регистр 6 за писываетс  число, равное полусумме двух сигналов, а именно числу, наход  щемус  в счетчике 4 и в регастре 9. Задним фронтом импульса с формировате л  5 .запускаетс  ф)рмироватёль импуль сов 7, который генерирует;.импульс, за писывающий содержимое регистра 6 в ре гистр 9. В результатес регистра 6 на преобразователь 10 поступает сигнал м нгде X f, -текущее измеренное значение ериода; -текущее и предшествуюее сглаженные значени  периодов соотетственно . Обратно пропорциональный преобраователь 10 преобразует число, соотетствующее усредненному значению пеиода измер емой частоты, в сигнал, пропорциональный частоте. Формула изобретени  Преобразователь низких и инфранизкйх частот в цифровой код, содержащий блок выделени  периода входной частоты , соединенный через ключ, импульсный вход которого подключен к генераратору эталонной частоты, со входом счетчика, и обратнопропорциональный преобразователь, отличающийЬ   тем, что, с целью уменьшени  динамической погрешности, в него введены два формировател  импульсов, два регистра и сумматор,, причем блок выделени  периода сйединен через первый формирователь импульсов с управл ющим входом первого регистра,-тые информационные входы которого соединены с i +1-МИ выходами сумматора, вход первого слагаемого которого соединен со счетчиком, а вход второго слагаемого с выходом второго регистра , информационные входаа которого соединены с выходом первого регистра и входами обратнопропорционального преобразовател , а управл ющий вход второго регистра соединен через второй формирователь импульсов q выходом первого . Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР 277415,От 01 Т 23/10, 22.04.69.pulses 5 connected to register b and pulse shaper 7. The output of counter 4 is connected to the inputs of the adder 8 of the first term, the output of which is connected to the register b in such a way that zero discharge of the adder 8 is excluded; The n-th digit of the adder 8 is connected by the | f-th register of the register 6. The output of the register b is connected to the input peniCTpa 9, as well as to the input back of the transducer {common-converter 10, from the output of which a signal is taken that is proportional to frequency The output of register 9 is connected to the input of the second term of the adder V., the Converter operates as follows. The period of the input signal i is converted into a proportional number of pulses by counting the number of pulses of the reference frequency generator. 2, passed to counter 4 through the key 3 opened during the period by the signal from the period extraction section 1. The signal from the period extraction section 1 to the time of the end of the measured frequency period closes the key 3 and thus stops the counting of pulses by the counter 4 and also starts pulse shaper 5. The pulse signal from shaper 5 records the transmissive of adder 3 into register 6 with a shift to the right, t, e, e + 1-th bit of adder 8 is connected by s-bit. As a result, a register 6 registers a number equal to the half-sum of two signals, namely, the number found in counter 4 and in the regaster 9. The trailing edge of the pulse with the former 5 begins the pulse pulse generator 7, which generates the; pulse, registering the contents of register 6 into register 9. As a result of register 6, the converter 10 receives a signal m ngde x f, the current measured value of the period; -the current and previous smoothed period values, respectively. The inversely proportional transducer 10 converts the number corresponding to the average value of the measured frequency to a signal proportional to the frequency. Claims of the Inverter of low and infra-low frequencies into a digital code comprising an input frequency period extracting unit connected via a key whose pulse input is connected to a reference frequency generator with a counter input and an inverse-proportional converter, in order to reduce the dynamic error, Two pulse drivers, two registers and an adder, are entered into it, with the period selection block being connected via the first pulse driver with the control input of the first register Istra, whose informational inputs are connected to the i + 1-MI outputs of the adder, the input of the first term of which is connected to the counter, and the input of the second term of the output of the second register, the information inputs of which are connected to the output of the first register and the inputs of the inverse-proportional converter, and the control the input of the second register is connected via the second pulse shaper q by the output of the first. Sources of information taken into account in the examination 1, USSR Copyright Certificate 277415, From 01 T 23/10, 04.22.69. ч:h:
SU762413943A 1976-10-25 1976-10-25 Low and infralow frequency- to-digital code converter SU596889A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762413943A SU596889A1 (en) 1976-10-25 1976-10-25 Low and infralow frequency- to-digital code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762413943A SU596889A1 (en) 1976-10-25 1976-10-25 Low and infralow frequency- to-digital code converter

Publications (1)

Publication Number Publication Date
SU596889A1 true SU596889A1 (en) 1978-03-05

Family

ID=20680543

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762413943A SU596889A1 (en) 1976-10-25 1976-10-25 Low and infralow frequency- to-digital code converter

Country Status (1)

Country Link
SU (1) SU596889A1 (en)

Similar Documents

Publication Publication Date Title
GB1481616A (en) Tachometric and angular programming system for a rotary device
SU596889A1 (en) Low and infralow frequency- to-digital code converter
SU851422A1 (en) Device for forming harmonic voltage
JP3759988B2 (en) Ultrasonic flow meter
SU398879A1 (en) INTEREST FREQUENCY
SU1594705A1 (en) "1 of n" code checking device
SU790231A1 (en) Pulse train monitoring device
SU840994A1 (en) Shaft angular position- to-code converter
SU797076A1 (en) Controllable pulse repetition frequency divider
SU1095349A1 (en) Phase discriminator
SU659982A1 (en) Digital phase meter
SU1005071A1 (en) Device for forming trigonometric coefficients of fast fourrier transform
SU966847A1 (en) Pulse frequency multiplier
RU1795459C (en) Multichannel signature analyzer
SU790210A1 (en) Multiphase digital phase shifter
SU1545102A1 (en) Method and apparatus for determining index of heat inertia of frequency thermal converter
SU1080175A1 (en) Shaft rotation angle encover
SU425174A1 (en) INTERVAL DEFINITION UNIT
SU935818A1 (en) Digital phase-meter
SU1115048A1 (en) Frequency multiplier
SU1734033A1 (en) Device for measuring parameters of linear-frequency- modulated signals
SU828168A1 (en) Device for determining the medium of time interval
SU911580A1 (en) Shaft angular position-to-code converter
SU1285467A1 (en) Digital frequency multiplier
SU997228A1 (en) Digital multiplier of periodic pulse repetition frequency