SU595749A1 - Детерминированно-веро тностный цифровой интегратор - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть использовано дл  создани  детерминированно-веро тностных цифровых интегрирующих машин и структур , дл  цифрового моделировани  и управлени .

Известен 1 цифровой интегратор, построенный на основе принципа детерминированно-веро тностного представлени  и переработки информации, в котором основна  часть сигнала , представленна  в детерминированной форме, интегрируетс  по формуле пр моугольников , а меньша  по величине, уточн юща  часть этого сигнала, представленна  в веро тностной форме интегрируетс  методом статистических испытаний. Интегратор содержит последовательно соединенные блоки формировани  квантованного значени  подынтегральной функции, блоки формировани  детерминированного приращени  интеграла и блоки формировани  полного приращени  интеграла .

Из известных устройств наиболее близким к предлагаемому по техническому решению  вл етс  цифровой интегратор 2, содержащий последовательно соединенные блок формировани  квантованной функции, блок формировани  первого детерминированного приращени  интеграла и блок формировани  нолного детерминированного приращени  интеграла , выход которого  вл етс  соответствуюющнм выходом интегратора, при этом вход блока формировани  квантованной функции подключен ко входу полного детерминированного приращени  интеграла интегратора, второй вход блока формировани  первого детерминированного приращени  интеграла подключен ко входу независимой переменной интегратора , а выход блока формировани  полного приращени  интеграла подключен к выходу полного детерминированного приращени . Однако дл  решени  р да задач моделировани  и управлени  в реальном и опережающем масштабах времени, быстродействие и точность таких интеграторов оказываютс  недостаточными .

Целью предполагаемого изобретени   вл етс  повышение точмост интегрировани .

Поставленна  цель достигаетс  тем, что в детерминирова НПО-веро тностный цифровой интегратор введены блок формировани  первых веро тностных прпращенпй интеграла, бло1С формировашг  второго детерминированного прлраще1Г11  интеграла, блок формировани  третьего дегерминнрозанного приращени  1П1теграл2, блок формировани  вторых веро тностных приращений интеграла, блок формировани  третьих веро тностных приращений интеграла, блок формировани  веро тностной коррекции 1 нтеграла, нричем первые

3

входы блока формировани  первых веро тноCTiibiX ирнращеиин интеграла, блоков формировани  первого, второго и третьего детермиiiiipOBaiiiibix прпраплсмшй интеграла, блоков ;j)op viijpoiuuiiiH второго и третьего веро тностных ;ipnpajji,LM;iiii lurre: )a.ia j: б.лок (|)ормировапи  веро тностной коррекции шггеграла нодключены ко входу «незавиенлюй неременной HHTCipaTOpa, выход блока формнрованн  первых веро тностных нриращеннй интеграла  вл етс  соответствующим выходом интегратора , а второй вход - соединен с выходом блока формировани  квантованной функднн и с другим входом блока формировани  первого детерминированного нриращелп  интеграла, выход которого  вл етс  соответствующим выходом интегратора н соединен с первым входом блока формировани  полило дете)мппировапного нриращени  интеграла , второй вход KOTopoio нодключен к выходу блока форлшровапи  второго детермп 1ируоваппого нрпращепп  пптеграла, вход которого нодключен ко влоду «г ервого детермпниpoBannoio прпрап;спп  инте1-рала пптегратора , третий 1;ход блока формпровапп  полного дегерМ1ПП11)о;-;а ию:-о ирнращепи  пнтеграла соедппен с выходом блока формировани  веро тностной коррекции интеграла,второй вход которого подк;1ючен ко входу «третьих вероЯ1нос1Пых ириращепий ппчхтрала пптеграто )а, четвертый вход блока формировани  иолП01О детерминированного ирпрагцепи  интеграла соединен с выходом блока формировани  третьего детерминированного нрираи1,ени  ингег-рала , г.ход которого соединен со входом «вто)ого детерминпропаниого приращени  литегргича интегратора, второй вход блока формнрО1 ан :  вторых веро тностных ириращений инте1рала соедппен со входом «первых веро тностных нрнращеппй ппте рала интегратора , а третн вход -- со входом «вторых веро тностных приращений пгггеграла njrrerpaToра и со вторым Bxo;i,OM блока формировани  третьих веро тноетных приращений интегра;ia , выход котор01 о подключен к выходу «третьих веро тностных нрирап ений пптеграла интегратора.

Ма чертеже изображена блок-схема нредлааемого детерминир01 аино-веро тпостпого иигегратора .

Она состоит из блока 1 (формироваии  кваптоваииого зпачепп  подынтегральной функцпп) блок формировани  кваптоваииой (jjyHKruiH, блока 2 формировани  первого детермиинрова1 . ирпращепн  ьнтеграла (блок ие)вого детерминированного приращенн ), блока 3 формировани  но,1иого детерMHHHjiOBai-iJioro прираи,ени  нитеграла (блок олно1о ириран1, пптег)ала), входа интегратора 4 (вход полного дстерминироваииого приран1епи  интеграла), входа интегратора 5 (вход незав ;симой переменной), выхода нптегратора 6 (выход полпого детерминированного нриращени ), блока 7 формпрованн  первых ве1)о тноетных нриращеннй интеграла (блок

первых веро тностных прпращений пптеграла ), выхода питегратора 8 (выход первых веро тностных прнращеннй), выхода пнтегратора 9 (выход первого детермииирозапиого нриращеип ), блока 10 формировани  второго детерм11ииро аиного приращепн  иитеграла (блок irropoiO дете)мини)ованного ирп)ап1,епи  и ггеграла), входа нпчегратора 11 (вход первого детерминированного прпращеин  иитеграла ), выхода интегратора 12 (выход втоpoiO детерминнрованного нриращенн ), блока 13 формировани  трет1)его дегермиппроваиного нрирапч,сни  глггеграла (блок третьего детермпипрованного нриращени  иитеграла),

входа интегратора 14 (зход второго детерминированного нриращеии  интеграла), блока 15 формироваии  вторых веро тностных ириращеннй интеграла (блок вчорых веро тностных нриращеннй интеграла), входа интегратора 16

(вход первых веро тностных приращений), 5хода iHJTerparopa 17 (вход вторых веро тпоетпых ирпращепий), выхода иптегратора 18 (выход вторых веро 1 постных нрпращений), блока 19 формироваии  третьих веро тностпых приращений иптеграла (блок третьих веро тностных ирпращенгч интеграла), выхода интегратора 20 (выход третьих всро тиост1 ых приращений), блока 21 формироваип  веро тностной коррекции интеграла (блок веро тностной коррекцнп иптегра;1а), входа nirrerpaтора 22 (вход третьих веро тностных приращений нитеграла).

Блок формировани  квантованной функции I, блок нервого детермпинроваипого ирираП1 ,еии  ипте1рала 2 и блок полпого нриращепи  н ггеграла 3 еоедииеиы последовательно. Вход блока кваьтоваииой функции 1 нодключен ко входу иолно1о детермпппроваииого нриращенн  4, второй вход блока нервого детерминироваиного нриращени  интеграла 2 подключей ко входу езавпсимой иеременной 5, а выход блока iio.Tiioro приращепи  интеграла 3 подключен к выходу полного детермнипрованного прирап1, 6. Один вход блока первых

веро тностных Г1р раще ни 1 И1ггеграла 7 иодключен ко входу иезавпеимой переменной 5, а другой вход подключен к выходу блока квантованной функцнн 1, а выход иодключен к выходу первых веро т 1остных нриращений 8.

Выход блока иервого детерминированного нрнращеии  интеграла 2 нодключен также к выходу нервого детермин фованного ириращени  9. Одни вход блока второго детермпнировапиого нрирагцени  интеграла 10 нодключей ко входу независимой иеремеиной 5, другой вход подключен ко входу первого детермппнрова1П10го прпращепи  11, а выход подк.почен ко второму входу блока полпого детерм1И1нрО а11по о приращепи  3 и

к выходу второго детермипироваипого прирангепп  12. ()д1П1 вход блока третьего детермииироваиного ириран1еин  иптеграла 13 нодключеп ко входу второго детерминированного нриращеии  14, другой вход подключен ко входу незавпепмой переменной 5, а выход подключей к третьему ихолу блоса полного прнращенп  интеграла 3. Один вход блока вторых веро тноетных нрпрашении интеграла IS подключен ко входу иезавнснмон переменной 5, второй вход иодклгочен ко входу нервых веро тноетных нрнращеннн 16, третий вход нодклгочен ко входу вторых веро тноетных приращеннн 17, а выход подключен к выходу вторых веро тноетных прнращенин 18. Первый вход блока третьих веро тностных приращений интеграла 19 подключен ко входу вторых веро тноетных нрирашепнй 17, второй вход подключен ко входу незавиепмой переменной 5, а выход подключен к выходу третьих веро тноетных прнращений 20. Первый вход блока веро тностной коррекции интеграла 21 подключен ко входу незавиеимой переменной 5, второй вход подключен ко входу третьих веро тноетных приращений 22, а выход подключен к четвертому входу блока полного детермнннрованпого приращени  интеграла 3.

По входу полного детерминированного приращенн  4 на вход блока квантованной функции 1 поступает приращение подынтегральной функции УУ(Х;). В блоке 1 оно суммируетс  с предыдущим значением подынтегральной функции Y(Xi-i), хран щимс  в регистре блока, в результате чего образуете  величина подынтегральной функции в i-ой точке интегрировани . Образовавща с  величина У (X,-) с выхода блока 1 поступает на вход блока формировани  первого детерминированного приращени  интеграла 2 и на вход блока формировани  первых веро тностных приращений интеграла 7. На другие входы блока 2 и блока 7 подаетс  приращение переменной интегрировани  VJ. В блоке 2 величины У (Х) и VX перемножаютс , в результате чего получаетс  первое детерминированное приращение интеграла VZi (Xi+i), которое далее поступает на вход блока полного приращени  интеграла 3 и на выход первого детерминированного приращени  9.

В блоке 7 осуществл етс  преобразование величины У(Хг) в веро тностный импульсный поток Т, (/)&{-1, О, +1} с весом каждого импульса равным AZi. С выхода блока 7 величины AZir|i2(/) поступают на выход первых веро тностных приращений 8.

По входу 11 на вход блока формировани  второго детерминированного прирашеп   интеграла 10 поступает первое детерминированное приращение интеграла vyi(Xi+i)- Величина Vyi(X,-+,) умножаетс  на коэффициент равный VJ/2. Полученное в результате этого умножени  второе детерминированное приращение VZ2(Xi+i) с выхода блока 10 поступает на вход блока 3 и на выход второго детерминированного приращени  12. В блок третьего детерминированного приращени  интеграла 13 по входу 14 поступают приращени  Y iXj+i}. По входу 5 в него поступают приращени  переменной интегрировани  V.X. В блоке 13 величина

УУ2(Хм1) умножаетс  па коэффициент равный VX/3 п, полученное в результате этой операцни , третье детерминированное прнращепне интеграла VZ(Xi+ поступает на третий вход блока 3. В блок формнрован1 Я вторых веро тностных прнращснщ интеграла 15 по входу 16 ностунают ИМПУЛЬСЫ первых веро тностных нриращеннй iii,-(/) с весом импульса равным АУь По входу 17 в него ноступают импульсы

вторых веро тностных приращений 112; (/) с весом пмпульгп равным АУ2. а по входу 5 в него поступают приращени  переменной интегрировани  VX. В блоке 15 велнчины АУ1111;{/) и АУ2Г|21{/) суммируютс  с помощью

накапливающего сумматора или реверсивного сметчика, п каждый из промежуточных /(-х результатов (К, N} преобразуетс  в импульсы вторых веро тностных приранхент й с весом каждого импульса равным AZo. С выхода блока 15 величины (/) поступают на выход интегратора 18. По входу 17 величины АУ21127(.0 поступают также на один из входов блока формировани  третьих веро тностных приращений интеграла 19 на другой

вход которого по входу 5 поступают приращени  переменной ит тегрировани  VX. Величины Ay2ii2i(/) в блоке 19 суммируютс , например , реверсивным счетчиком и каждый их /С-х промежзточиых результатов, преобразуетс  в импульсы третьих веро тностных приращений ri3i(/) с весом импульса равным AZs. С выхода блока 19 полученные величины AZ3ii3(/) поступают на выход интегратора 20. Па вход блока веро тностной коррекции интеграла 21 по входу 22 поступают импульсы третьих веро тностных приращений Т1з;(/) с весом импульса равным АУз. В блоке 21 величины АУзГ1з;(/) суммируютс , например, реверсивным счетчиком и каждый из /(-х промежуточных результатов преобразуетс  в импульсы веро тностного корректируюи его потока (/) с весом импульса равным AZ.,. С выхода блока 21 величины AZ4T|4i(/) поступают в блок формировани  полного приращени  интеграла 3. В блоке 3, поступившие в него величины приращений интеграла

vZ,№.i),(-i). VZ,(i-i} и

N

Z,,i{j)

50

суммируютс , в результате чего формируетс  полное приращение интеграла VZ(X,). С выхода блока 3 иолное приращение интеграла

VZ(X,+i) поступает на выход полного детерминированного приращени  6.

Технико-экономическа  эффективность изобретени  провер лась с помощью моделировани  известного и предлагаемого устройства

на ЭВМ.

Моделирование подтвердило, что предлагаемый детерминированно-веро тностный интегратор имеет точность, превышающую точность 1 звестцого интегратора на 2-б дес тичных по;-1ЯДка . Врем  одного шага интегрировани  при

этом возрастает на несколько процентов, а объем аппаратурных затрат, необходимых дл  реализации предлагаемого устройства увеличиваетс  примерно в два раза.

Claims (2)

1.Авторское свидетельство СССР Яо 428412, кл. G 06F 1/02, 1974.

2.Авторское свидетельство СССР ЛЬ 407298, кл. G 06F 1/02, 1973.

/ о

Jo

// о

21°