SU590737A1 - Веро тностный сумматор - Google Patents

Веро тностный сумматор

Info

Publication number
SU590737A1
SU590737A1 SU752170847A SU2170847A SU590737A1 SU 590737 A1 SU590737 A1 SU 590737A1 SU 752170847 A SU752170847 A SU 752170847A SU 2170847 A SU2170847 A SU 2170847A SU 590737 A1 SU590737 A1 SU 590737A1
Authority
SU
USSR - Soviet Union
Prior art keywords
error
adder
output
probability
proposed
Prior art date
Application number
SU752170847A
Other languages
English (en)
Inventor
Юрий Анатольевич Брюхомицкий
Владимир Егорович Мельник
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU752170847A priority Critical patent/SU590737A1/ru
Application granted granted Critical
Publication of SU590737A1 publication Critical patent/SU590737A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Структурна  схема веро тностного сумматора представлена на чертеже. Устройство содержит входной элемент ИЛИ ), входы .которого  вл ютс  входами су1мматора, п последовательно включенных сум;мирук щих звеньев. Каждое г-е звено содержит последовательно включенные элемент И 2i, элемент 5j задержки и элемент ИЛИ 4i, выход элемента И 2 подключен к входу элемента 5j задержки, выход элемента 5; - к второму входу элемента ИЛИ 4,-. Входы элемента И 2i подключены к входам сумматора , первый вход элемента ИЛИ 4| - к выходу общего элемента ИЛИ 1. В каждол последующем суммирующем звене первый вход элемента И 2, подключен к выходу элемента задержки предыдущего звена, второй вход элемента И 2t - к выходу элемента ИЛИ звена, 1Предществую.щего предыдущему . Выход элемента ИЛИ 4„ последнего звена  вл етс  выходом сумматора. Работает устройство следующим образом. Известно, что в результате пропускани  веро тностных двоичных последовательностей через элемент ИЛИ, на его выходе образуетс  неполна  сумма этих последовательностей: Р {2о) Р(х)(у}-р (Х) р (у).
Ошибку,вносимуюпроизведением
р(х)р(у), можно уменьщить, если полученную по выражению (1) частичную сумму р (го) повторно пропустить вместе с произведением р(х) р(у) через элемент ИЛИ. В этом случае на выходе образуетс  нова  неполна  сумма
р (z) р (2)-{-р ( ( - р (го) р(х)р{у)р (л-) + р (у) - Р (-) Р (У) р () +Р(У}-Р ( (у) 1, (2)
но уже с меньщей погрещ остыо, так как
I Р(((х) + p(y - -P(x)p(y)(x)p(y)l.
Дл  обеспечени  справедливости выражени  (2) требуетс  соблюдение независи1мости по влени  импульсов на выходе первого элемента ИЛИ И импульсов на .выходе элемента И. Это .достигаетс  тем, что выход элемента И -подключен к входу второго элемента ИЛИ через элемент задержжи на один такт, представл ющий собой элемент стохастической разв з.ки.
Последовательное включение суммирующих звеньев позвол ет получить необходи.мую точность суммировани , т. е. при некотором количестве звеньев i 1, 2, . ..,   можно прин ть , что веро тность про влени  импульса на выхо.де элемента ИЛИ  -го звена приближенно равна сумме слагаемых
p(Zn) р(х) + р(у).

Claims (2)

1.Гейне. Стохастическа  вычислительна  машина. «Электроника, 1967, № 14.
2.Яковлев В. В., Федоров Р. Ф., Стохастичеокие вычислительные машины. Л., «Машиностроение , 1974, с. 48, рис. 21. Предлагаемый сумматор обеспечивает полное суммирование веро тностных последовательностей без изменени  масщтаба представлени Я выходной .последовательности по. отнощению к входным. Это предотвращает вырождение веро тностных послел овательностей при последовательном включении известных сумматоров. Кро.ме этого, погрещность предложенного сумматора при сложении переменных О р(х) , 0,4, О р(у) 0,4 меньше погрещности известных сумматоров с масштабированием. Если в последних относительна  погрешность возрастает с уменьщением р(х и р(/), то в предложенном сум1маторе она уменьщаетс . Предложенный сумматор не требует источника вспомогательной случайной последовательности с веро тностью по влени  импульсов /()0,5 и имеет однородную структуру, поэтому его легко изготовл ть современными методами интегральной технологии. Количество суммирук щих звеньев в сумматоре можно увеличить до 20-40, -что снизит его погрешность до 0,,0001%. Это на два-три пор дка меньше погрешности известных веро тностных сумматоров.
SU752170847A 1975-09-09 1975-09-09 Веро тностный сумматор SU590737A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752170847A SU590737A1 (ru) 1975-09-09 1975-09-09 Веро тностный сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752170847A SU590737A1 (ru) 1975-09-09 1975-09-09 Веро тностный сумматор

Publications (1)

Publication Number Publication Date
SU590737A1 true SU590737A1 (ru) 1978-01-30

Family

ID=20631261

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752170847A SU590737A1 (ru) 1975-09-09 1975-09-09 Веро тностный сумматор

Country Status (1)

Country Link
SU (1) SU590737A1 (ru)

Similar Documents

Publication Publication Date Title
Chervyakov et al. An approximate method for comparing modular numbers and its application to the division of numbers in residue number systems
Miller et al. An algorithm for evaluation of remote terms in a linear recurrence sequence
SU590737A1 (ru) Веро тностный сумматор
SU997034A1 (ru) Устройство дл вычислени квадратного корн из суммы квадратов двух чисел
SU629541A1 (ru) Устройство дл решени систем линейных алгебраических уравнений
SU579612A1 (ru) Устройство дл вычислени функции вида ух
SU1716507A1 (ru) Генератор случайных чисел
SU732851A1 (ru) Устройство дл перевода комплексных чисел, представленных в двоичном коде в алгебраическую форму
SU857991A1 (ru) Веро тностное устройство дл возведени в квадрат
SU1247890A2 (ru) Устройство дл определени фазы спектральных составл ющих
SU568051A1 (ru) Устройство дл возведени в квадрат
SU580640A1 (ru) Аналого-цифровой преобразователь
SU586552A2 (ru) Устройство дл формировани серий пр моульных импульсов
SU367421A1 (ru) ЦИФРОВОЕ УСТРОЙСТВО дл УСКОРЕННОГО ДЕЛЕНИЯ
SU1129618A1 (ru) Генератор случайных процессов
SU1179542A1 (ru) Преобразователь кода в частоту с переменным коэффициентом преобразовани
SU842810A1 (ru) Двоичный делитель частоты
SU491139A1 (ru) Стохастический интегратор
SU1206775A1 (ru) Устройство дл вычислени обратной величины
SU541168A1 (ru) Устройство дл возведени двоичных чисел в степень
SU439805A1 (ru) Устройство дл извлечени квадратного корн
SU798829A1 (ru) Устройство дл сложени
SU651338A1 (ru) Устройство дл сравнени импульсно кодированных чисел
SU928637A2 (ru) Преобразователь временных интервалов в числа двоичного кода
SU437079A1 (ru) Устройство дл перемножени функций распределени веро тностей