Claims (1)
Изобретение относитс к технике св зи и может использоватьс дл повышени точности синхронизации и достоверности регистрации посылок в услови х значительных преобладаний . Известно устройство дл синхронизации дискретной информации, содержащее формирователь входных импульсов, один из выходов которого подключен к первому входу фазового детектора, к второму входу которого подключен выход фильтра через управл емый генератор, другой выход которого подключен к одному из входов формировател выходных импульсов, к другому входу которого подключен выход блока сравнени , входы которого через соответствующие интеграторы соединены с информационным входом формировател входных импульсов 1. Однако данное устройство имеет низкую точность синхронизации и достоверность регистрации посылок при значительных преобладани х в канале. Цель изобретени - повышение точности синхронизации при искажени х входного сигнала типа «преобладани . Дл этого в предлагаемое устройство дл синхронизации дискретной информации введены управл емый фазовращатель, суммирующий блок, вычитающий блок, дополнительный фазовый детектор, дополнительный фильтр и элемент ИЛИ, при этом другой выход формировател входных импульсов через дополнительный фазовый детектор подключен к первым входам суммирующего и вычитающего блоков, к вторым входам которых подключен выход фазового детектора, причем выход суммирующего блока подключен к входу фильтра, а выход вычитающего блока через дополнительный фильтр подключен к первому входу управл емого фазовращател , второй вход которого соединен с вторым входом фазового детектора и с первым входом элемента ИЛИ, а выход управл емого фазовращател подключен к другому входу дополнительного фазового детектора и ко второму входу элемента ИЛИ, выход которого подключен ко входам сброс интеграторов и к дополнительному входу формировател выходных импульсов. На чертеже изображена структурна электрическа схема предложенного устройства. Устройство дл синхронизации дискретной информации содержит формирователь 1 входных импульсов, один из выходов которого подключен к первому входу фазового детектора 2, к второму входу которого подключен выход фильтра 3 через управл емый генератор 4, другой выход последнего подключен к одному из входов формировател 5 выходных импульсов, к другому входу которого подключен выход блока 6 сравнени , входы этого блока через соответствующие интеграторы 7 соединены с информационным входом формировател 1 входных импульсов, а также управл емый фазовращатель 8, суммирующий блок 9, вычитающий блок 10, дополнительный фазовый детектор 11, дополнительный фильтр 12 и элемент ИЛИ 13, при этом другой выход формировател 1 входных импульсов через дополнительный фазовый детектор И подключен к первым входам суммирующего блока 9 и вычитающего блока 10, к -вторым входам которых подключен выход фазового детектора 2, причем выход сумми . - -, . -. .. ., 1г рующего блока 9 подключен к входу фильтра 3, а выход вычитающего блока 10 через дополнительный фильтр 12 подключен к первому входу управл емого фазовращател 8, второй вход которого соединен со вторым входом -фазового детектора 2 и с первым 20 входом элемента ИЛИ 13, а выход управл емого фазовращател 8 подключен к другому входу дополнительного фазового детектора И и к второму входу элемента ИЛИ 13, подключенного выходом к входам сброс ин- 25 теграторов и к дополнительному входу формировател 5 выходных импульсов. Устройство работает следующим образом. Положительные и отрицательные фронты входного двоичного сигнала с формировате- 30 л 1 входных импульсов поступают соответственно на входы фазовых детекторов 2 и 11, а с выходов фазовых детекторов 2 и 11 - на входы суммирующего блока 9 и вычитающего блока 10. Выходные сигналы суммирующего 35 блока 9 и вычитающего блока 10 через фильтр 3 и дополнительный фильтр 3 и 12 управл ют работой управл емого генератора 4 и управл емого фазовращател 8, величина задержки которого под вли нием управ- 40 л ющего сигнала измен етс вблизи от номинального значени , равного тактовому периоду в пределах, определ емых ожидаемым преобладанием. Суммирование управл ющих воздействий 45 фазовых детекторов 2 и И на управл емый генератор 4 и вычитание этих воздействий на управл емый фазовращатель 8 приводит к быстрому и точному установлению фазовых соотношений. Высока точность установлени 50 фазовых соотнощений св зана с тем, что крутизна характеристики фазовых детекторов 2 и 11 выбираетс значительно больщей, чем при использовании одного фазового детектора 2 (И) дл подстройки по положительным 55 и отрицательным фронтам. Элемент ИЛИ 13, формирователь 5 выходных импульсов, интеграторы 7 и блок 6 сравнени выдел ют сигнал из входной дискретной последовательности методом интегриро- 60 вани , при этом интервал интегрировани выбираетс автоматически исключением временного участка, обусловленного смещением положительного и отрицательного фронтов за счет преобладаний. Импульсные последова- 65 тельности, соответствующие фазовому положению положительных и отрицательных фронтов, через элемент ИЛИ 13 подаютс на формирователь 1 выходных импульсов. С выхода элемента ИЛИ 13 осуществл етс сброс интеграторов 7 по уровн м выще и ниже порога, на входы которых подана входна дискретна информаци . Выходна последовательность тактовой ча„-„„„„„ ,„ .«xviucun частоты к регенерированна двоична информаци в виде импульсов, наличие которь1х определ етс выходом блока 6 сравнени в момент по влени импульсов тактовой часто™ формируютс формирователем 5 выходных импульсов. В качестве выходной тактовой частоты в формирователе 5 выходных импульсов выбираетс последовательность, соответствующа математическому ожиданию положительны ; или отрицательных фронтов входной информации в зависимости от того, кака из них меньще отстает от последовательности на втором выходе управл емого генератора 4, сдвинутой относительно последовательности на его первом входе на л. Введение двух отдельных фазовых детекторов 2 и 11, работающих по положительным, и отрицательным фронтам принимаемой двоичной информации, а также схемы автоматического определени интервала интегрировани сигнала обеспечивает значительное улучщение точности синхронизации и достоверности регистрации посылок. Формула изобретени Устройство дл синхронизации дискретной информации, содержащее формирователь входных импульсов, один из выходов которого подключен к первому входу фазового детектора , к второму входу которого подключен выход фильтра через управл емый генератор , другой выход которого подключен к одному из входов формировател выходных импульсов, к другому входу которого подключен выход блока сравнени , входы которого через соответствующие интеграторы соединены с информационным входом, формировател входных импульсов, отличающеес тем, что, с целью повыщени то.чности синхронизации при искажени х входного сигнала типа «преобладани , введены, управл емый фазовращатель, суммирующий блок, вычитающий блок, дополнительный фазовый детектор, дополнительный фильтр и элемент ИЛИ, при этом другой выход формировател входных импульсов через дополнительный фазовый детектор подключен к первым входам суммирующего и вычитающего блоков, к вторым входам которых подключен выход фазового детектора, причем. выход суммирующего блока подключен к входу фильтра, а выход вычитающего блока через дополнительный фильтр подключен к первому входу управл емого фазовращател The invention relates to a communication technique and can be used to improve the synchronization accuracy and the reliability of the registration of packages under conditions of significant predominance. A device for synchronizing discrete information is known, which contains an input pulse driver, one of the outputs of which is connected to the first input of a phase detector, to the second input of which a filter output is connected via a controlled oscillator, the other output of which is connected to one of the inputs of the output pulse generator, to another input which is connected to the output of the comparison unit, the inputs of which through the appropriate integrators are connected to the information input of the driver of the input pulses 1. However, this device ystvo has a low synchronization accuracy and reliability of registration of parcels at considerable predominance of x in the channel. The purpose of the invention is to improve the synchronization accuracy in case of distortion of the input signal of the type "dominant. For this purpose, a controllable phase shifter, a summing unit, a subtracting unit, an additional phase detector, an additional filter, and an OR element are introduced into the proposed device for synchronizing discrete information, and another output of the input pulse generator is connected to the first inputs of the summing and subtracting units, to the second inputs of which the output of the phase detector is connected, with the output of the summing unit being connected to the input of the filter, and the output of the deducting unit through an additional The filter is connected to the first input of the controlled phase shifter, the second input of which is connected to the second input of the phase detector and the first input of the OR element, and the output of the controlled phase shifter is connected to another input of the additional phase detector and to the second input of the OR element whose output is connected to the inputs reset of the integrators and to the auxiliary input of the output pulse generator. The drawing shows a structural electrical circuit of the proposed device. The device for synchronizing discrete information contains a shaper 1 input pulses, one of the outputs of which is connected to the first input of the phase detector 2, to the second input of which the output of filter 3 is connected via a controlled oscillator 4, another output of the last connected to one of the inputs of the shaper 5 output pulses, To the other input of which the output of the comparison unit 6 is connected, the inputs of this block through the appropriate integrators 7 are connected to the information input of the driver 1 input pulses, as well as the control The phase shifter 8, the summing unit 9, the subtracting unit 10, the additional phase detector 11, the additional filter 12 and the element OR 13, while another output of the driver 1 input pulses through the additional phase detector AND is connected to the first inputs of the summing unit 9 and the subtracting unit 10, - to the second inputs of which the output of the phase detector 2 is connected, and the output is sum. - -, -. .., 1g of the diving unit 9 is connected to the input of the filter 3, and the output of the subtractive unit 10 is connected via an additional filter 12 to the first input of the controlled phase shifter 8, the second input of which is connected to the second input of the phase detector OR and the first 20 input of the OR element 13, and the output of the controlled phase shifter 8 is connected to another input of the additional phase detector AND to the second input of the OR element 13, connected by an output to the inputs of the reset of the integrators and to the additional input of the driver 5 output pulses. The device works as follows. The positive and negative fronts of the input binary signal from the formative 30 L 1 input pulses go to the inputs of phase detectors 2 and 11, respectively, and from the outputs of phase detectors 2 and 11 to the inputs of summing unit 9 and subtractive unit 10. Output signals of summing 35 unit 9 and the subtracting unit 10 through the filter 3 and the additional filter 3 and 12 control the operation of the controlled generator 4 and the controlled phase shifter 8, the delay value of which, under the influence of the control signal, varies in the vicinity of the nominal value, equal to the clock period within the limits determined by the expected predominance. The summation of the control actions of 45 phase detectors 2 and I on the controlled oscillator 4 and the subtraction of these effects on the controlled phase shifter 8 leads to a quick and accurate determination of the phase relationships. The high accuracy of setting 50 phase ratios is due to the fact that the steepness of the characteristics of phase detectors 2 and 11 is chosen to be significantly greater than when using one phase detector 2 (I) for adjustment by positive 55 and negative fronts. The element OR 13, the output pulse shaper 5, the integrators 7 and the comparison unit 6 extract the signal from the input discrete sequence using the integration method 60, and the integration interval is automatically selected with the exception of the time segment due to the displacement of the positive and negative edges due to dominance. The pulse sequences corresponding to the phase position of the positive and negative fronts are fed through the element OR 13 to the shaper 1 of the output pulses. From the output of the element OR 13, the integrators 7 are reset at levels higher and lower than the threshold, to the inputs of which the input discrete information is fed. The output clock sequence is the frequency x of the regenerated binary information in the form of pulses, the presence of which is determined by the output of the comparator unit 6 at the time of the appearance of the clock pulses often formed by the driver of the 5 output pulses. As the output clock frequency in the driver of the 5 output pulses, a sequence is selected that matches the expected value of the positive; or negative fronts of the input information, depending on which of them lags behind the sequence at the second output of the controlled generator 4, which is shifted relative to the sequence at its first input by 1 liter. The introduction of two separate phase detectors 2 and 11, working on the positive and negative fronts of the received binary information, as well as the scheme for automatically determining the signal integration interval, significantly improves the timing accuracy and reliability of the parcel recording. The invention The device for synchronization of discrete information containing the input pulse generator, one of the outputs of which is connected to the first input of the phase detector, to the second input of which the output of the filter is connected through a controlled oscillator, the other output of which is connected to one of the inputs of the output pulse generator, to the other the input of which is connected to the output of the comparison unit, the inputs of which through the appropriate integrators are connected to the information input, the driver of the input pulses, I distinguish This is due to the fact that, in order to increase the synchronization quality in case of distorted input signal of the "dominance" type, a controlled phase shifter, a summing unit, a subtracting unit, an additional phase detector, an additional filter and an OR element are introduced, while the other output of the input pulse generator through an additional phase detector is connected to the first inputs of the summing and subtracting units, to the second inputs of which the output of the phase detector is connected, and. the output of the summing block is connected to the input of the filter, and the output of the subtracting block is connected via an additional filter to the first input of the controlled phase shifter
второй вход которого соединен с вторым входом фазового детектора и с первым входом элемента ИЛИ, а выход управл емого фазовращател подключен к другому входу дополнительного фазового детектора и к второму входу элемента ИЛИ, выход которого подключен к входам «Сброс интеграторов и кthe second input of which is connected to the second input of the phase detector and to the first input of the OR element, and the output of the controlled phase shifter is connected to another input of the additional phase detector and to the second input of the OR element, the output of which is connected to the inputs "Reset integrators and
дополнительному входу формировател выходных импульсов.additional input shaper output pulses.
Источники информации, прин тые во внимание при экспертизе 1. Е. М. Мартынов. Синхронизаци в системах передачи дискретных сообщений. М. «Св зь, 1972, с. 35.Sources of information taken into account during the examination 1. E. M. Martynov. Synchronization in discrete messaging systems. M. “Holy bones, 1972, p. 35