SU587510A1 - Rapid-access storage with information protection - Google Patents

Rapid-access storage with information protection

Info

Publication number
SU587510A1
SU587510A1 SU762375811A SU2375811A SU587510A1 SU 587510 A1 SU587510 A1 SU 587510A1 SU 762375811 A SU762375811 A SU 762375811A SU 2375811 A SU2375811 A SU 2375811A SU 587510 A1 SU587510 A1 SU 587510A1
Authority
SU
USSR - Soviet Union
Prior art keywords
rapid
information protection
access storage
inputs
outputs
Prior art date
Application number
SU762375811A
Other languages
Russian (ru)
Inventor
Станислав Викторович Назаров
Владимир Александрович Тафинцев
Александр Григорьевич Шевченко
Original Assignee
Военная Орденов Ленина, Октябрьской Революции И Суворова Академия Имени Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Орденов Ленина, Октябрьской Революции И Суворова Академия Имени Ф.Э.Дзержинского filed Critical Военная Орденов Ленина, Октябрьской Революции И Суворова Академия Имени Ф.Э.Дзержинского
Priority to SU762375811A priority Critical patent/SU587510A1/en
Application granted granted Critical
Publication of SU587510A1 publication Critical patent/SU587510A1/en

Links

Landscapes

  • Storage Device Security (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике.This invention relates to automation and computing.

Известны оперативные запоминающие устройства (ОЗУ) с защйтсй информации от записи и считыванию t lt lИзвестно ОЗУ, содержащее накопител дешифратор адреса, логические элементы И, ИЛИ ij.Known random access memory (RAM) with secure information from writing and reading t lt l Well-known RAM, which contains the address decoder accumulator, logical elements AND, OR ij.

Однако это устройство имеет невысокую недежность. .However, this device has a low inefficiency. .

Из известных устройств наиболее близким по технической сути к изобретению  вл етс  оперативное запоминающее устройство с защитой информации, содержащее накопитель, адресные и информационные входы которого соединены соответственно с выходами дешифратора адреса и формирователей, записи, а выходы - со входами усилителей считывани , четыре группы элементов И, входы и выходы которых Подключены-к ЕЫходам и входам регистра числа, и блок контрол  1,21 ,Of the known devices, the closest in technical essence to the invention is a random access memory with information protection containing a drive, the address and information inputs of which are connected respectively to the outputs of the address decoder and the drivers, the records, and the outputs to the inputs of the read amplifiers , the inputs and outputs of which are Connected to the inputs and inputs of the number register, and the control unit 1.21,

Недостатком этого устройства  вл етс  увеличение цикла обращени  к оперативной пам ти. Это обусловлено тем, что код адреса поступает на дешифратор оперативного запоминающего устройства после предварительного анализа The disadvantage of this device is an increase in the cycle to access the RAM. This is due to the fact that the address code goes to the RAM decoder after preliminary analysis

на допустимость обращени  к данной  чейке.on the admissibility of access to this cell.

Цель изобретени  - повышение быстродействи  устройства - достигаетс  тем, что устройство содержит п тую группу элементов И, дополнительные элементы И, элемент НЕ и дополнительный регистр числа, входы которого соединены соответственно с выходом блока управлени  и через элементы И первой группы - с выходами усилителей считывани , выходы дополнительного регистра числа через элементы И п той группы, управл ющие входы которых через элемент НЕ соединены с выходом блока контрол , подключены ко входам формирователей записи, управл ющие входы элементов И второй и третьей групп соединены соответственно с выходами дополнительных элементов И, входы которых подключены к соответствующим выходам блоков управлени  и контрол .The purpose of the invention is to increase the speed of the device is achieved by the fact that the device contains the fifth group of elements AND, additional elements AND, the element NOT and an additional number register whose inputs are connected respectively to the output of the control unit and through the elements of the first group to the outputs of the read amplifiers the outputs of the additional register of the number through the elements And the fifth group, the control inputs of which through the element are NOT connected to the output of the control unit, are connected to the inputs of the recording drivers that control the input s elements and the second and third groups are connected respectively to the outputs of additional elements and whose inputs are connected to respective outputs of command and control units.

На чертеже изображена структурна  схема ОЗУ с защитой информации.The drawing shows a structural scheme of RAM with information protection.

Claims (2)

1.Авторское свидетельство 1 256371, Ч. кл. Q 11 С 7/00, 1967.1. The author's certificate 1 256371, Ch. Cl. Q 11 C 7/00, 1967. 2.Авторское свидетельство №397964, М. кл Q 11 С 7/00, 1970.2. Author's certificate No. 397964, M. cl. Q 11 C 7/00, 1970.
SU762375811A 1976-06-25 1976-06-25 Rapid-access storage with information protection SU587510A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762375811A SU587510A1 (en) 1976-06-25 1976-06-25 Rapid-access storage with information protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762375811A SU587510A1 (en) 1976-06-25 1976-06-25 Rapid-access storage with information protection

Publications (1)

Publication Number Publication Date
SU587510A1 true SU587510A1 (en) 1978-01-05

Family

ID=20666861

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762375811A SU587510A1 (en) 1976-06-25 1976-06-25 Rapid-access storage with information protection

Country Status (1)

Country Link
SU (1) SU587510A1 (en)

Similar Documents

Publication Publication Date Title
JPS6130349B2 (en)
SU587510A1 (en) Rapid-access storage with information protection
SU847377A1 (en) Self-checking storage
SU963099A1 (en) Logic storage device
SU1010653A1 (en) Memory device
SU957272A1 (en) Multi-channel storage device
SU434480A1 (en) MEMORY DEVICE
SU959159A1 (en) On-line storage
SU842956A1 (en) Storage device
SU881858A1 (en) Dynamic storage device
SU1367041A1 (en) Read-only memory
SU444241A1 (en) Memory device
SU830589A1 (en) Internal storage device
SU435561A1 (en) MEMORY DEVICE
SU842957A1 (en) Storage device
SU489154A1 (en) Memory device
SU752484A1 (en) Parallel type storage
SU1361566A1 (en) On-line storage addressing device
SU1053161A1 (en) Controller for domain storage
SU691925A1 (en) Memory device
SU519761A1 (en) Memory device
JPS56159885A (en) Storage device
SU1553982A1 (en) Buffer memory device
SU830568A2 (en) Device for information exchange between registers
SU1095233A1 (en) Primary storage