Входной сигнал поступает через блок поэлементного прпема 3 на третий переключатель 1G, который устапа1 Л1пи1етс в положение а тактовым пмпульсоы так, что в регистр сдвига 5 заиоситс выборка пз прин того сигнала. Затем переключатель 16 переводитс в положение бив течение L/ тактов оеуществл етс продвижение выборки в регистре , после чего в регистр заноситс следуюН1 ,а выборка и т. д. Поскольку длина регистра сдвига 5 равна L - 1, в момент занесени л+1 выборки лерва оказываетс во втором разр де, а в момент занесени л-|-2 выборки во втором разр де оказываетс втора выборка и т. д. После того 1как регистр сдвига полностью заполнитс выборкамн пз входного сигнала, последуюгца выборка записываетс на место первой выборкн, а в первый разр д регистра сдвига заиоситс нова выборка .The input signal is supplied through an element-by-element block 3 to the third switch 1G, which is set to the position of a clock pulse so that the shift register 5 is locked to a sample of the received signal. Then the switch 16 is transferred to the position of biv, the L / clock cycle is advanced in the register, after which the next H1 is entered into the register, and the sample, etc. Since the shift register 5 is equal to L - 1, at the moment of entering L + 1 the first sample turns out to be in the second bit, and at the time of entering the L- | -2 sample in the second bit there is a second sample, and so on. After 1, the shift register is completely filled with samples of the input signal, the next sample is written in place of the first one, and in first bit of cd register yoke zaiosits new sample.
Таким образом, входной сигнал сжимаетс в Lin раз, а выборки по п одновременно по вл ютс на выходах регистра сдвига 5 и через коммутатор 13 последовательно поступают на коррел тор 14. Так как выборки скольз т относительно опорного сигнала, то за период входного сигнала происходит совпадение фаз опорного сигнала, генерируемого с тактовой частотой L-/T,H выборок входного сигнала.Thus, the input signal is compressed Lin times, and the samples in n simultaneously appear at the outputs of the shift register 5 and through the switch 13 are successively fed to the correlator 14. Since the samples slide relative to the reference signal, over the period of the input signal there is a coincidence phase reference signal generated with a clock frequency of L- / T, H samples of the input signal.
Коррел тор 14 вычисл ет коррел ционный интеграл и выдает результат на иороговый узел 8. При превышении порогового уровн сигнал блока 9 управлени вхождением в синхронизм переводит переключатели 4 и 7 в положение 6, опорный генератор формирует т-последовательность с тактовой частотой /т, а сигнал с выхода перемножптел 2 поступает на детектор 10, где производитс анализ иравильпостп фазировани .The correlator 14 calculates the correlation integral and delivers the result to the threshold node 8. When the threshold level is exceeded, the signal of the synchrophase control unit 9 switches the switches 4 and 7 to position 6, the reference generator generates the t-sequence with the clock frequency / t, and the signal from the output of the multiplier 2, enters detector 10, where the irivilpost phasing is analyzed.
Введение в известное устройство коммутатора 13 и доиолпительного делител тактовых имиульсов 15 позвол ет сократить врем вхождеии в синхронизм с т-носледовательностью без новышени быстродействи Introduction to the known device of the switch 13 and the sub-disruptive clock divider 15 allows to shorten the time for entering into synchronization with the t-sequence without increasing the speed
элементов регистра сдвига при сохранении высокой помехоустойчивости, при этом вхождение в сипхронизм может производитьс за одпп период /и-иоследовательиости.elements of the shift register while maintaining high noise immunity, while entering into synchronism can be done in one period and / or succession.