SU571807A1

SU571807A1 - Unit for square root extraction and squaring

Info

Publication number: SU571807A1
Application number: SU7401990179A
Authority: SU
Inventors: Виталий Петрович Боюн; Леонид Григорьевич Козлов; Владимир Михайлович Михайлов
Original assignee: Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date: 1974-01-24
Filing date: 1974-01-24
Publication date: 1977-09-05

Description

Врем , необходимое дл извлечени квадратного корн в этом устройстве, равно 2 2 6 ,The time required to extract the square root in this device is 2 2 6,

1Де - число разр дов подкоренног-о выражени ;.fe1De is the number of bits of the sub-root expression; .fe

2- |.. число импульсов, равное величине корн квадратного из заданного числа.2- | .. the number of pulses equal to the square root of a given number.

Это устройство также имеет ограниченные функциональные возможности, так как не может производить возведение в квадрат и ,10 извлечени квадратного корн в след щем режиме из измен ющейс во времени входной величины, обладает низким быстродейст вием, в св зи с тем, что при извлечении квадратного корн дл каждого значени 1 входной величины ( Х, ) производитс установка счетчика в нуль и выдача серии импульсов , число которых равно величине Т/Х/ , т. е. требуютс 2 К тактов, гдеThis device also has limited functionality, since it cannot produce a squaring and, 10 taking a square root in the following mode from a time-varying input value, has a low speed, due to the fact that when extracting a square root for each value 1 of the input quantity (X,), the counter is set to zero and a series of pulses is issued, the number of which is equal to the value T / X /, i.e. 2 K cycles are required, where

Целью изобретени вл етс повышение быстродействи и рас лирение функдиональ ных возможностей устройства.The aim of the invention is to improve the speed and expansion of the functional capabilities of the device.

Эта Оель достигаетс тем, что в предложенное устройство введены второй элемент: задержки, второй элемент И, блок элемевтов ИЛИ, второй, третий и четвертый блоки элементов И и блок сравнени . Первый и второй выходы последнего соединены с пер- дд выми входамипервого и второго afteMeHtOB И, а третий выход - со вторыми входами первого и второго элементов И и вторым входом блока пам ти Третий вход блока пам ти соединен с выходом второго блока j5 элементов И, информав.ионные входы которого) соединены с нулевыми выходами реверсивного счетчика, первый вход которого соединей с выходом второго элемента И и входом первого элемента задержки, выход которого 40 соединен с четвертым входом блока пам ти и управл ющим входом второго блока эл&ментов И. Второй вход реверсивного счетчика соединен с выходом второго элемента задержки, вход которого соединен с выхо- 45 дом первого элемента И и управл ющим вхо дом первого блока элементов И. Единичные выходы реверсивного счетчика соединены с информационными входами третьего блока элементов И, управл ющий вхой которого сое- 6о динен с единичным выходом триггера, нулевой выход которого соединен с управл ющим входом четвертого блоха элементов И. Информационный вход последнего соединен с выходом блока пам ти. Выходы третьего и 55 четвертого блстсов элементов И через блок элементов ИЛИ соединены с первым входом блока сравнени . Второй вход блока сравнени соединен с первой входной шиной. Единичный и нулевой входы триггера соединены соот- ЮThis Oele is achieved by introducing a second element into the proposed device: a delay, a second AND element, an OR block, a second, third and fourth AND block and a comparison block. The first and second outputs of the last are connected to the front inputs of the first and second afteMeHtOB I, and the third output is connected to the second inputs of the first and second I elements and the second input of the memory block. The third input of the memory block is connected to the output of the second j5 I block. The ion inputs of which are connected to the zero outputs of the reversible counter, the first input of which is connected to the output of the second element I and the input of the first delay element, the output of which 40 is connected to the fourth input of the memory unit and the control input of the second electric unit in I. The second input of the reversible counter is connected to the output of the second delay element, the input of which is connected to the output of the first element I and the control input of the first block of elements I. The single outputs of the reversible counter are connected to the information inputs of the third block of elements And controlling which is connected to a single trigger output, the zero output of which is connected to the control input of the fourth flea of elements I. The information input of the latter is connected to the output of the memory unit. The outputs of the third and 55th fourth blocks of the AND elements are connected through the block of the OR elements to the first input of the comparison block. The second input of the comparison unit is connected to the first input bus. Single and zero trigger inputs are connected respectively

ветственно с второй и третьей входными шиннами .with the second and third input busbars.

Схема устройства представлена на чертеже .Diagram of the device shown in the drawing.

Устройство состоит из блока пам ти 1, первого 2, второго 3, третьего 4 и четвертого 5 блоков элементов И, реверсивного счетчика 6, блока сравнени 7, первого 8 и второго 9 элементов И, первого 10 и второго 11 элементов задержки, блока элементов ИЛИ 12, триггера 13 и первой 14, второй 15 и третьей 16 входных шин.The device consists of the memory block 1, the first 2, the second 3, the third 4 and the fourth 5 blocks of the And elements, the reversible counter 6, the comparison block 7, the first 8 and the second 9 And elements, the first 10 and the second 11 delay elements, the block of OR elements 12, the trigger 13 and the first 14, the second 15 and the third 16 input tires.

Единичные выходы счетчика 6 соединены с информакионными входами первого блока элементов И 2, выход которого соединен с первым входом блока пам ти 1 со сдвигом на один разр д в сторону старших разр дов. Первый 17 и второй 18 выходы блока сравнени 7 соединены с первыми входами эл&ментов И 8 и 9, а третий выход 19 - со вторыкш ходами элементов И 8 и 9 и с младшим разр дом блока пам ти 1. Выход второго блока 3 элементов И соединен с третьим входом блока пам ти 1 со сдвигом на один разр д в сторону старших разр дов. Информационные входы второго блока 3 элементов И соединены с нулевыми выходами счетчика 6, первый вход которого соединен с выходом второго элемента И 9 и входом первого элемента задержки 10. Выход элемента задержки 10 соединен с четвертым входом блока пам ти 1 и управл ющим вхо дом второго блока элементов И 3. Второй вход счетчика 6 соединен с выходом второг элемента задержки 11, вход которого соединен с выходом первого элемента И 8 и угфавл ющим входом первого блока элементов И 2 Единичные выходы счетчика 6 соединены с информационными входами третьего блока элементов И 4. Управл ющий вход ,блока 4 .элементов И соединен с единичным .выходом триггера 13, нулевой выход которого соединен с управл ющим: входом четвертого блока 5 элементов И информационный вход которого соединен с выходом блока пам ти 1. Выходы третьего 4 и четвертого 5 блоков элементов И через блок 112 элементов ИЛИ соединены с первым входом блока сравнени 7, второй вход которого соединен с шиной 14, Единичный и нулевой входы три гера 13 соединены соответственно с шинами 15 и 16.The unit outputs of the counter 6 are connected to the information inputs of the first block of And 2 elements, the output of which is connected to the first input of the memory block 1 with a shift by one bit towards the higher bits. The first 17 and second 18 outputs of the comparison block 7 are connected to the first inputs of the electric amps 8 and 9, and the third output 19 to the second inputs of the 8 and 9 elements and to the low-order bit of the memory block 1. The output of the second block 3 of the AND elements connected to the third input of the memory unit 1 with a shift of one bit towards the higher bits. The information inputs of the second block 3 of the elements And are connected to the zero outputs of the counter 6, the first input of which is connected to the output of the second element And 9 and the input of the first delay element 10. The output of the delay element 10 is connected to the fourth input of the memory block 1 and the control input of the second block And 3 elements. The second input of the counter 6 is connected to the output of the second delay element 11, the input of which is connected to the output of the first element And 8 and the angling input of the first block of elements And 2 Single outputs of the counter 6 are connected to information inputs of the third block of elements 4. The control input of the block 4 of the elements I is connected to a single output of trigger 13, the zero output of which is connected to the control: the input of the fourth block of 5 elements AND whose information input is connected to the output of the memory block 1. The outputs of the third 4 and the fourth 5 blocks of elements And through the block 112 of the elements OR are connected to the first input of the block of comparison 7, the second input of which is connected to the bus 14, the Single and zero inputs of three heras 13 are connected respectively to the buses 15 and 16.

Устройство работает следующим образом.The device works as follows.

Дл обеспечени режима возведени в квадраГт или извлечени квадратного корн необходимо на нулевой 16 или единичный 15 вход триггера 13 соответственно подать управлшощий сишал, который открывает третий 4 или четвёртый 5 блок элементов И и тем самым соедин ет единичные выходы счетчика 6 или блока пам ти 1 соответственно со входом блока сравнени 7. В режиме возведени в квадрат по шине 14 на блок сравнени 7 поступает входна величина, которую необходима возвести в 1шадрат. При рассогласовании значени величины на входах 14 и 20 на выходе 19 блока сравнени 7 по вл етс импульс рассог- ласовани , который поступает на вход младшего разр да блока памжгти 1 и в зависимое тк от знака рассогласовани проходит через первый 8 или второй 9 элемент И, управл емые выходами положительного 17 или отрицательного 18 рассогласовани блока сравнени 7, на входы сложени или вычитани счетчика 6.Кроме того, в зависимости от знака рассогласовани содержимое блока пам ти 1 (предыдущее значение квадрата входной величины) суммируетс с содержимым или вычитаетс из содержимого счетчика 6, поступающего на входы блока пам ти 1 через первый 2 или второй 3 блок элементов И. В режиме извлечени :квадратного корн входна величина, поступающа по шине 14 сравниваетс в блоке сравнени 7 с содержимым блока пам ти 1, которое поступает через четвертый блок элементов И 5 и блоК элементов ИЛИ 12 на вход 20 блока сравнени 7, Процесс извлечени квадратного корн из непрерывной величина и процесс вычислени квадрата осуществл ютс аналогично . Технико-экономический-эффект,- который достигнут за счет введени блоков элемен тов .И, блока сравнени , элемента И, элеме та задержки, блока элементов ИЛИ, а такж новых св зей между элементами, состоит в том, что расшир ютс функциональные возможности , т&к .как устройство позвол ет производить возведение в квадрат и извле чение квадратного корн . Кроме того, повышаетс быстродействие при обработке изме н ющейс во времени входной величины, так ка число тактов необходимое дл извлечени корн из числа . п , равно величине К 2-2 l )j но при извлечении корн из следующего числа 2 предлагаемое устройст во начинает работу не с нул , а продолжает от.последнего числа л , т. е.К2-К2- Kj ) Таким образом. быстродействие предложенного устройства выше быстродействи известных устройств и -111-, ff к Формула изобретен и. Устройство дл извлечени квадратного корн возведени в квадрат, содержащее риггер, первый элемент И, первый элемент задержки и реверсивный счетчик, единичные выходы которого соединены с информацио№ыми входами первого блока элементов И, выход которого соединен с первыми входом блока пам ти, отличающеес гем, что, с целью повыщени быстродейстбй оно содержит второй элемент задержки, в4орой элемент И, блок элементов ИЛИ, второй, третий и четвертый блоки элементов И и блок сравнени , первый и второй выходы которого соединены с первыми входами первого и второго элементов И, а третий выход - со вторыми входами первого и второго элементов И и вторым входом блока пам ти , третий вход которого соединен с выходом второго блока элементов И, информационные входы которого соединены с нyлeвь ми выходами реверсивного счетчика, первый вход которого соединен с выходами второго элемента И и входом первого элемента задержки , выход которого соединен с четвер- тым входом блока пам ти и управл$пощим входом второго блока элементов И, второй вход реверсивного счетчика соединер с выходом второго элемента задержки, вход которого соединен с выходом первого элемента И и управл ющим входом первого блока элементов И; единичные выходы реверсивного счетчика соединены с информационными входами третьего блока элементов И, управл ющий вход которого соединен с единичным выходом триггера, нулевой выход которого соединен с управл ющим входом четвертого блока элементов И, информационный вход кб- торого соединен с выходом блока пам ти; выходы третьего и четвертого блоков эле ментов И через блок элементов ИЛИ соединены с первым входом блока сравнени , второй вход которого соединен с первой входной щиной а единичный и нулевой входы триг рера соединены соответственно с второй и третьей входными щинами. Источники информации, прин тые во внимание при экспертизе.: 1. Воронов А, А. Цифровые аналоги дл систем автоматического управлени , М,, изд. АН УССР, 1960, стр. 1 6-148. ; . 2 Король В, Я. Оранский А. М., Рейхе берг А, Л,| Быстродействующие ннтерацио ные методы вычислени квадратного корв Теори и применение математических машин . Минск, 1969, 3. Бутаев Г. М., Ромашкин Б, С. Цифровые устройства извлечени квадратного корн , Автоматика и приборостроение , 1963, № 3.To ensure the quadratic or square root extraction mode, it is necessary at zero 16 or single 15 trigger input 13, respectively, to submit a control signal, which opens the third 4 or fourth 5 block of elements And, thereby connecting the single outputs of counter 6 or memory 1, respectively with the input of the comparison block 7. In the mode of squaring the bus 14 on the comparison block 7 receives the input value, which must be built in 1shadrat. When the value of the value 14 and 20 is mismatched, the output of the comparison block 7 appears in an impulse of mismatch, which enters the low-order input of the memory block 1 and, depending on the mismatch sign, passes through the first 8 or second 9 And element controlled by the outputs of the positive 17 or negative 18 mismatch of the comparison block 7, to the addition or subtraction inputs of the counter 6. Moreover, depending on the error sign, the contents of the memory block 1 (the previous square value of the input value) is summed up with the contents or subtracted from the contents of counter 6, entering the inputs of memory 1 through the first 2 or second 3 blocks of elements I. In extraction mode: the square root of the input value received on bus 14 is compared in comparison block 7 with the contents of memory 1 which goes through the fourth block of elements AND 5 and the block of elements OR 12 to the input 20 of the comparison block 7, the process of extracting the square root of a continuous value and the process of calculating the square are carried out in a similar way. The technical and economic effect, which is achieved through the introduction of blocks of elements. And a comparison block, an AND element, a delay element, an OR block of elements, as well as new connections between the elements, is that the functionality t & as the device allows for squaring and square root extraction. In addition, the processing speed of processing a time-varying input value is improved, as well as the number of cycles required to extract a root from a number. n, is equal to K 2-2 l) j but when extracting the root from the next number 2, the proposed device starts working not from zero, but continues from the last number l, i.e. K2-K2-Kj) Thus. the speed of the proposed device is higher than the speed of the known devices and -111-, ff to The formula invented and. A device for extracting a square root squaring, containing a rigger, a first element I, a first delay element and a reversible counter, the single outputs of which are connected to the information inputs of the first block of elements AND, the output of which is connected to the first input of the memory block, different heme, that, in order to increase the speed, it contains the second delay element, the AND element, the OR element block, the second, third and fourth AND block blocks and the comparison block, the first and second outputs of which are connected to the first the first and second elements I and the third output with the second inputs of the first and second elements I and the second input of the memory block, the third input of which is connected to the output of the second block of elements I, whose information inputs are connected to the output of the reversible counter, the first input which is connected to the outputs of the second element I and the input of the first delay element, the output of which is connected to the fourth input of the memory block and controlling the input of the second block of elements AND, the second input of the reversible counter connector with the output a second delay element, the input of which is connected to the output of the first element AND and the control input of the first block of elements AND; the single outputs of the reversible counter are connected to the information inputs of the third block of elements I, the control input of which is connected to the single output of the trigger, the zero output of which is connected to the control input of the fourth block of elements And, the information input of the cylinder is connected to the output of the memory block; the outputs of the third and fourth blocks of the AND elements are connected via the block of the OR elements to the first input of the comparison block, the second input of which is connected to the first input and the single and zero inputs of the trigger are connected to the second and third input respectively. Sources of information taken into account in the examination .: 1. Voronov A, A. Digital analogues for automatic control systems, M, ed. AN USSR, 1960, p. 1 6-148. ; . 2 King B, Ya. Oransky A. M., Reicherberg A, L, | High-speed non-interactive methods for calculating square squares Theory and application of mathematical machines. Minsk, 1969, 3. Butaev G. M., Romashkin B, C. Digital devices for square-root extraction, Automation and instrument making, 1963, No. 3.