SU562812A2 - Устройство дл сопр жени каналов св зи с электронно-вычислительной машиной - Google Patents
Устройство дл сопр жени каналов св зи с электронно-вычислительной машинойInfo
- Publication number
- SU562812A2 SU562812A2 SU2331584A SU2331584A SU562812A2 SU 562812 A2 SU562812 A2 SU 562812A2 SU 2331584 A SU2331584 A SU 2331584A SU 2331584 A SU2331584 A SU 2331584A SU 562812 A2 SU562812 A2 SU 562812A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- communication channels
- electronic computer
- computer
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Description
Изобретение относитс к вычнслительной те.хннке, в частности, оно предназначено дл сопр жени электронно-выч,ислительной машины (ЭВМ) с коммутнруемым каналом св зи и вл етс усовершенствованием известного устройства, описанного в авторском свидетельстве oYo 454555.
В основном изобретении по авторско.му свидетельству N° 454555 класса G 06 F 15/00 описано устройство дл сопр жени канала св зи с ЭВМ, содержащее регистр, счетчик, дешифратор, задаюший генератор, элемент НЕ, элемент ИЛИ, четыре триггера и п ть элементов И и осуш,ествл юш.ее формирование машиины.х слов из поступающей по каналу св зи последовательно двоичной информации 1.
Недостатком этого устройства вл етс невозможность работы с коммутируемыми каналами св зи, в которы.х возможны длительные перерывы в поступлении данных. Во врем этих перерывов устройство формирует и передает в ЭВМ «нулевые слова, которые загружают программу ввода машинных слов и требуют дл своей обработки затрат машинного времени.
Это достигаетс тем, что в устройстве дл соир жени каналов св зи с ЭВМ по авторскому свидетельству Л 454555 дополнительно введены триггер, два элемента М, два дополНИТСЛЫ1Ы .Х элсмс;;та НЕ и элемент ИЛИ, причем вход первого дополн-итсльного элемента НЕ и первый вход nep-soго элемента И соединены е ннформацнонным в.ходом устройства, два управл ющих входа
0 которого под1 лючеиы соответственно к входам трнггера, выход первого дополнительного элемента НЕ соединен с первым входом второ-. го элемента И, два выхода триггера подключены соответственно ко вторым входам пер5 вого и второго элементов И, выходы которых соединены соответственно со входами элемента ИЛИ, выход элемента ИЛИ через второй дополнительный элемент НЕ соединен со входом элемента НЕ.
0
На чертеже нредставлена блок-схема устройства , которое содержит регистр /, счетчик 2, дешифратор 3, задаюший генератор 4, тр.иггеры 5-S, элемент НЕ 9, элемент ИЛИ W, элементы И //-/5, триггер 16, первый дополнительный элемент НЕ 17, элементы И 18, 19, элемент ИЛИ 20 и второй дополнительный элемент НЕ 21. вход устройства маркер начала (низкий уровень ),ц.роход через элементы НЕ 17, И 19, ИЛИ 20, НЕ 21, устанавлнБает триггер 8 через элемеит НЕ 5 в состо ние «1. Единичное состо ние триггера 8 дает разрешающий уровень на элемент И //, разреша нрохождение сигналов от генератора 4 на счетчик 2. После того, как на вход счетчика ностуиит оиределенно е число имнульеов, но .вл етс сигнал на первом выходе дешифратора 3, который с noMOHibio элемента И 12 провер ет наличие маркера начала на входе устройства. Если к этому времени маркер начала отсутствует, то приход щий на вход устройства сигнал расцениваетс как помеха, и устройство проводитс в исходное состо ние сигналом с выхода элемента Р1ЛИ 10. Если же маркер начала подтверждаетс , то сигналы с генератора 4 продолжают ноступать в счетчик 2. Через определенные интервалы времени на втором, третьем,..., (ЛЧ-1)-ом выходах деншфратора 3 по вл ютс сигналы, которые через элементы И 15 разрешают заииеь информанионпых бнгов в соответствующие чейки регистра /. Сигнал с (Л -1)-го выхода дещифратора 3 устанавливает в состо ние «1 триггер 5. что свидетельствует о наборе в регистре / гтолногс) с.чова. С этого момента слово готово дл ие;1сл,ачн в ЭВ.М i: может находитьс в регистре / до приема первого ннфор.мапиопно .го бита следуюше ;) сло1,а. После того, как слово прин то в ЭВ.М, ответный спгпал Р,;;Зкргчп ет Tpinrrej) 5 « состо .ние «О. Спгна; с {А/-|-2)-го выхода дегпнфратора 3 провер ет наличпе rapкepa конна. При его отеутствии т-пиггер 7 через элсме1гг И 13 лстапавл1шаетс в состо ние «1. Ипформапп о состо нин тпнггера 7 ностхПаст в ЭВМ вместе со следующим словом. ЭВМ вы еи ет характер слова , поступпвпгего бет лкркс а ,, и прппнмает penienne о том, можио ли его использо .вать. В случае, еслп трпггср 5 свпдетельстпует о том, ЧТ01 слово, нахол щеес в регистре /, enie пе.прпп то в ЭВ.М, а сигпал со второго В1ххода деп1ифратора 3 показывает, что в регистр / уже поступает первый ппфопмаПИ01ИИЫЙ бит следующего слова, трпггер 6 через элемент Н 14 устачавлпваетс в соето нпе «1. Сигнал с единичного выхода триггера 6 поступает в ЭВМ п указывает па потерю слова. При длптельпой стаптовой пол рпостп в капа; / св зп., етпойетво формирует маипптные слова с пулевыми пиформапиоппыми битаМ1 и с признаками отсутстви маркера кспиа ( - состо пне триггера 7). Допустима длительность стартовой пол рности в канале св зи воспринимаетс в ЭВМ иоступлеиием из устройства соответствующего количества машинных слов с нулевыми информанионными битами и иризиаками отсутстви маркера конпа. Если количество поступающих в ЭВМ таких мапп-пшых слов подр д превыщает контрольное , то ЭВМ фпксирует наличие педопустимой длительности стартовой пол рпостп в канале св зп и устанавливает триггер 16 в единичное состо ние, тем са.мым нрекраи1,а формирование мащинных слов в устройстве. При переходе со стартовой пол рпости в стоповую пол риость (высокий уровень) через элементы И 18. ПЛИ 20 и НЕ 21 запускаетс устройство и формируютс машинные слова с п)левымп информапиоииыми битами и с иризнаками отсутстви маркера конца. Поступление в ЭВМ таких магиищпзтх с:к)15 воспринпмаетс как иереход в канале от стартовой пол рпос1и в стоио-вмо, и ycTaiiar ливаетс в пулевое еосто пис триггер 16. Введепие дополиительных элементов ио:-;ВОЛЯет подключить к устройству КОММ Т1;р емый канал св зи, где свободиг;е состо ние характе)изуетс наличием д.-п-ггельно стартовой пол риостн. Ф о р м л а авторскому св дете/;ьст П 454555, с т ,i ичающеес тем, что, с пелью распгиретл (|)ун1кцпопальпь х возлюжлюетей путем обеспечени ВОЗМОЖНОСТИ })-абоТЫ с КОММуТПрУСМЫМИ каналами св зи, в устройство введены Tipinr 4:p, два элемента П, два доиолиптельиых элемента НЕ и элемент ПоЧП, пр1гчем вхол первого дополиительпого э.гемеита НЕ п первый вход первого элемепта И соедпнеиы с информапионным входом устройства, два управл ющих входа которого подключены соответственно к входам триггера, выход первого дополнгггельиого элемента НЕ соединен с первым входом втооого элемепта PI, два выхода триггера подключены соответственно ко вторым входам первого п второго элемсуггов П, выходы которых соединены соответствеипо со входами элемента ПЛИ, выход э:1емента НЛП через вто.юй донолннтельпый элемент НЕ еоединен со входом элемента НЕ. Источник .и .чформапии, прин тый во впиманне . 1. АвторскоеевндетельетвоССС :9 454555, кл. G OG Е 15/00, 1973.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2331584A SU562812A2 (ru) | 1976-03-09 | 1976-03-09 | Устройство дл сопр жени каналов св зи с электронно-вычислительной машиной |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2331584A SU562812A2 (ru) | 1976-03-09 | 1976-03-09 | Устройство дл сопр жени каналов св зи с электронно-вычислительной машиной |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU454555A Addition SU105849A1 (ru) | 1949-12-29 | 1949-12-29 | Способ получени тетраэтилтиопирофосфата |
Publications (1)
Publication Number | Publication Date |
---|---|
SU562812A2 true SU562812A2 (ru) | 1977-06-25 |
Family
ID=20651303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2331584A SU562812A2 (ru) | 1976-03-09 | 1976-03-09 | Устройство дл сопр жени каналов св зи с электронно-вычислительной машиной |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU562812A2 (ru) |
-
1976
- 1976-03-09 SU SU2331584A patent/SU562812A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Tsutsumi | Existence and nonexistence of global solutions for nonlinear parabolic equations | |
US4996695A (en) | Arrangement for accessing and testing telecommunication circuits | |
EP0647028B1 (en) | Latch controlled output driver | |
GB1448382A (en) | Logic systems | |
DE602004022812D1 (de) | Daten-strobe-synchronisationsschaltung und verfahren für doppeldatenraten-mehrbit-schreiboperationen | |
EP0477706B1 (en) | Asynchronous state machine synchronization circuit | |
EP0481751B1 (en) | Pipeline circuitry and method for allowing the comparison of the relative difference between two asynchronous pointers and a programmable value | |
SU562812A2 (ru) | Устройство дл сопр жени каналов св зи с электронно-вычислительной машиной | |
US8201015B2 (en) | Control card circuit and method for selecting a synchronization source among a plurality of line card circuits | |
Lehtonen | On the optimal policies of an exponential machine repair problem | |
KR950004796A (ko) | 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 | |
JPH0431211B2 (ru) | ||
GB983515A (en) | Improved information transfer apparatus | |
KR880008564A (ko) | 병렬 데이타 포트 선택 방법 및 장치 | |
RU2565474C1 (ru) | Устройство тестового контроля | |
KR100268929B1 (ko) | 어드레스 천이 검출회로 | |
SU1019437A1 (ru) | Устройство дл сравнени @ -разр дных двоичных чисел | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU417910A1 (ru) | ||
US6060908A (en) | Databus | |
SU1100623A1 (ru) | Устройство дл распределени заданий вычислительной системе | |
SU1012206A1 (ru) | Устройство дл ввода управл ющей программы в коде @ в систему ЧПУ станка | |
SU1527641A1 (ru) | Устройство дл формировани маршрута сообщени | |
SU1262472A1 (ru) | Устройство дл ввода информации | |
SU1027832A1 (ru) | Счетное устройство с предварительной уставкой кода |