SU560249A1 - Преобразователь перемещени в код - Google Patents

Description

элементов И и входом второго формировател  импульсов, выход которого подключен к первым входам блока синхронизации и блока запрета, второй вход которого соединен с выходом первого формировател  импульсов, а выход - с вторым входом первого триггера и вторыми входами соответствующих элементов И. Выходы этих элементов И подсоединены к соответствующим входам группы триггеров, выходы которых соединены через третий формирователь импульсов с первым входом второго триггера и с входами формировател  импульсов , первого блока считывани  и с первыми входами третьего и четвертого элементов И, вторые входы которых подключены к выходу второго триггера, а выходы через счетчик грубого отсчета - к одним входам второго блока считывани . Другой вход второго блока считывани  соединен с выходами первого блока считывани  и блока синхронизации , второй вход которого подключен к выходу первого элемента ИЛИ и к второму входу второго триггера, третий вход блока синхронизации - с первым входом первого элемента И, выходы счетчика точного отсчета - с входа У1и третьего блока считывани .

На фиг. 1 представлена функциональна  схема преобразовател  перемещени  в код; на-фиг.2 - временные диаграммы его работы .

Выход генератора 1 импульсов (фиг. 1) через фазорасщепитель 2 подключен к входам формировател  3 питающего напр жени  и к элементам 4, 5 и 6 неравнозначности. Входы каждого из элементов 4 и 5 соединены с выходами фаз фазорасщепител  2, смещенными

но фазе на - , где п - число фаз, причем п

входы элементов 4 подключены к нечетным выходам, а элементов 5 - к четным выходам. Сдвиг фаз между соседними четными и нечетными выходами фазорасщепител  2 равен - . п

При наличии больщего количества фаз, чем /г 8, входы элементов 6 должны подключатьс  к выходам, смещенным по фазе на

1б7С32 9«-1,г

При необходимость в элементе 6 отпадает . Таким образом, элементы 4, 5 и 6 имеют входы, которые по фазе смещены взаимно на величину

к2 4те2 те

« п п п

т. е. временные сдвиги, пропорциональные степен м числа 2.

Выходы элементов 4, 5 неравнозначности через элементы ИЛИ 7 подключены к входам элемента 8 неравнозначности, выход элемента 8 через формирователь 9 коротких импульсов - к одному входу триггера 10 временного интервала и блока 11 запрета, выход которого св зан с другим входом триггера 10 временного интервала.

Другой вход блока 11 запрета через формирователь 12 фазовых импульсов соединен с

выходом фазового датчика 13 перемещени , подключенного к формирователю 3 питающего напр жени  и сочлененного с контролируемым объектом (на фиг. 1 не показан).

Выход триггера 10 временного интервала

через элемент И 14, к другому входу которого подключен выход генератора 15 эталонной частоты, соединен со счетным входом счетчика 16 точного отсчета.

Выходы элементов неравнозначности 6 и 8,

ИЛИ 7 и одной фазы фазорасщенител  2 через инверторы 17 и непосредственно подключены к первым входам элементов И 18, другие входы которых св заны с выходом блока 11 запрета, выходы элементов И 18 - к входам триггеров 19 промежуточного отсчета.

Выход триггера 19 старшего разр да промежуточного отсчета через последовательно соединенные формирователь 20 коротких импульсов и триггер 21 подключен к первым

входам элементов И 22 и 23, другие входы которых соединены с выходами триггера 19 младщего разр да промежуточного отсчета, а выходы - с входами сложени  и вычитани  реверсивного счетчика 24 грубого отсчета

и через элемент ИЛИ 25 с другим входом триггера 21. Выходы триггеров 19 промежуточного отсчета, счетчика 16 точного отсчета, реверсивного счетчика 24 грубого отсчета соединены с первыми входами блока 26 считывани , к другим входам которого подключен блок 27 синхронизации, входы последнего - соответственно с выходами формировател  9 коротких импульсов, элемента ИЛИ 25 и триггера 10 временного интервала.

Работает преобразователь следующим образом . Генератор 1 импульсов вырабатывает пр моугольные импульсы с частотой /.

На выходе фазорасщепител  2 выдел ютс  импульсы Kj,- бвф (фиг. 2), смещенные по

фазе на  / -относительно начала

 

координат (первой фазы) п, имеющие ту же частоту со 2-/.

На выходах элементов 4, 5 и 6 неравнозначности выдел ютс  сигналы И,з, , t/2,4, , t/1,5 (индексы обозначают пор дковый номер фазы фазорасщепител ) в соответствии с логическим равенством , где а, b - входные сигналы элемента неравнозначности,

с - выходной сигнал того же элемента.

Сигналы с выходов элементов 4 и 5 логически су.ммируютс  и на выходе элемента ИЛИ 7 образуютс  последовательности и.мпульсы

, U-jb с частотой которые после элемента 8 неравнозначности преобразуютс  в последовательность импульсов с частотой п/.

С выходов фазорасщепител  2 напр жение поступает на формирователь 3, который питает фазовый датчик 13 перемещени .

На выходе фазового датчика 13,  вл ющегос  фазовращателем, в зависимости от углового перемещени  9 выходное напр жение Us измен етс  по закону

«т /„с08((йг -в),

где т - коэффициент модул ции;

UH - амплитуда напр жени  питани .

В момент времени перехода через нуль Lv формирователь 12 формирует короткие импульсы , проход щие на блок 11 запрета, на второй вход которого поступают короткие импульсы i/9 с формировател  9, полученные в результате разделени  фронтов импульсов t/s с элемента 8 нерав«означности.

ЕСли эти импульсы не совпадают по времени , блок 11 запрета выдает импульсы и, которые поступают на триггер 10 временного интервала, открывают элемент И 14 и импульсы эталонной частоты Un с генератора 15 Подаютс  на вход счетчика 16 точного отсчета , работающего в режиме вычитани . Как только на другой вход триггера 10 временного интервала поступает импульс с выхода формировател  9 коротких импульсов, триггер временного интервала перебрасываетс  в другое положение, элемент И 14 закрываетс , счет импульсов в счетчике 16 точного отсчета прекращаетс  и он фиксирует код точного отсчета . Фазовый импульс с блока 11 запрета также поступает «а первые входы элементов И 18, на другие входы которых подаютс  пр мые и инверсные напр жени  с выходов фазы фазорасщепител  и элемента 6 .неравнозначности (f/i,o), элемента ИЛИ 7 (), элемента 8 неравнозначности (t/s), которые, как видно из приведенной диаграммы (фиг. 2), образуют временную кодовую маску, в которой положение фазового импульса однозначно соответствует определенно му коду (числу). Триггер 19 промежуточного отсчета запоминает положение фазового импульса в моменты его отсутстви . ЕСли фазовый датчик ГЗ перемещени  не мен ет положени , состо ние триггеров не измен етс  в последующие циклы работы.

Блок 11 запрещает прохождение фазового импульса в системе точного и про.межуточного отсчетов в моменты переброса триггеров 10 и 19, совпадаюш.ие с моментами прихода фазового импульса, и исключает таким образом , передачу искаженной информации, С триггеров 19 старшего и младшего разр дов промежуточного отсчета снимаютс  сигналы 19а и UiQb (фиг. 2) при перемещении подвижной части фазового датчика 13 в одну сторону (увеличени  9). В моменты времени сброса «1 триггера старшего разр да промежуточйого отсчета другой формирователь коротких импульсов (20) формирует импульс С/2о, который запоминаетс  в триггере 21 до момента фор.мирован и кода в младшем разр де промежуточного отсчета.

В зависимости от того, в какую сторону изменилс  код .в младщем разр де: в сторо ;возрастани  (по вление «О на единичном выходе триггера 19 младшего разр да промежуточного отсчета) или уменьшени  (по вление там же «I), возникает импульс t/22 на выходе соответствующего элемента И 22 или И 23, который поступает на шину (+) или (-) реверсивного счетчика 24 грубого отсчета и через элемент ИЛИ 25 возвращает триггер 21 в исходное нулевое положение.

Как видно из приведенной диаграммы работы преобразовател , считывание кода со счетчиков грубого, точного и триггеров промежуточного отсчета может производитьс  в моменты времени, когда не происходит заполнени  счетчика точного отсчета и переброса триггеров в грубом и промежуточном отсчете, совпадающие с моментами прихода импульсов Uc, с формировател  9.

Блок 27 синхронизации с учетом информации с триггера 10 временного интервала, формировател  9 коротких импульсов, элемента ИЛИ 25 и импульса запроса формирует импульс опроса, поступающий на вход блока 26. с которого считываегс  код в момент прихода импульса опроса. Так как заполнение счетчика 16 точного отсчета происходит в интервале времени менее чем в п раз меньшем периоде напр женн  питани  фазового датчика 13 перемещени , опрос счетчиков может быть произведен во времени с задержкой, в п раз меньшей, чем у аналогичных устройств .

Предлагаемый преобразователь перемещени  в код обладает более высоким быстродействием съема информации по сравнению с аналогичными устройствами.

Claims (2)

1.Авт. св. N° 402048, кл. G 08С 9/04, 1971.

2.Авт. св. Ко 437120, кл. С 08С 9/04, 1973 (прототип).