SU532059A1 - Преобразователь сдвига фаз в цифровой код - Google Patents

Description

Изобретение относитс  к цифровой измерительной технике и может быть использовано при созданий измерительных приборов с непосредственным цифровым отсчетом в системах телемеханики, автоматического измерени  и управлени .

Известен преобразователь фазовых сдвигов в код, оонова.нный на преобразовавши фазоъого сдвига во временной интервал с последующи .м преобразованием временного интервала в код и состо щий из формирователей импульсов, ключа, генератора квантующих импульсов и очетчика импульсов 1.

Известный преобразователь имеет недостаточную точность, кроме того, он «е в состо нии непрерывно измер ть фазовый сдвиг между двум  фазоманипулированными сигналами , частота которых .претерпевает быстрые случайные изменени .

Наиболее близким по технической сущности  вл етс  преобразователь сдвига фаз фазома .нипулированного си1гнала в .цифровой код, содержащий фор мирователи импульсов опорного и фазоманипулированного сигналов, два счетчика, три логических элемента И и логический элемент ИЛИ.

Однако в известном устройстве сдвиг опорной и исследуемой поверхностей импульсов на одну и ту же посто нную величину Го приводит к по влению в работе устройства

моментов, когда оно должно начать вырабатывать импульсы заполнени  до того, как

Т

Пропорционально

окончитс  1:нтервал

о-п„

которому должны быть выбраны интервалы между импульсами заполнени , т. е. устройство должно начать вырабатывать интервалы , пропорциональные Т Q.R,, че зна  величины То-п/, , что приводит к большим ошибкам преобразовани .

С целью повышени  точности преобразовани  в предлагаемый преобразователь вве-. дены генератор образцовой частоты, схема задержки, блок управлени , делитель частоты , два управл емых делител  частоты и две вентильные группы, причем генератор образцовой частоты через первый и второй логические элементы И соединен с двум  управл емымИ делител ми частоты и одновременно через делитель частоты и первый счетчик - с первыми входами двух вентильных групп, выход каждой из которых соединен с управл емым делителем частоты, выходы делителей подключены через последовательно соединенные логический элемент ИЛИ и третий логический элемент И, второй вход которого через схему задержки подключен к выходам формирователей импульсов, к второму счетчику , а блок .управлени  соединен с формирователем онорного сигнала, со вторыми входами вентильных групп, входами управл емых делителей частоты, с первым и вторым логическими элементами И и с двум  счетчика ми.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - эиюры, по сн ющие его работу.

Преобразователь выполнен следующим образом.

Опорное и фазома|НИпулированное напр жени  поступают на формирователи 1 а 2 импульсов. Выход формировател  2 соединен с входом формировател  3 задержанных импульсов , второй вход которого подсоединен к выходу формировател  L Выход формировател  3 подсоединен к ,из входов элемента И 4. .Выход формировател  / присоединен к -входу схемы 5 управлени , котора  вырабатывает импульсы Сброса счетчиков 5 и 7, а также импульсы -сброса управл емых делителей 8 и 9 частоты. Кроме того, схема 5 управл ет работой элементов И 10 11 ,и .вентильных групп 12 и 13. Генератор 14 обр.азцовой частоты присоединен к входу делител  15 частоты и к входам элементов И 10 И 11. Выход делител  /5 соединен с входом счетчика 6, его выходы разр дов .подключены к входам вентильных групп 12 .и 13, а выходы последних соединены .с входами установки коэф1фициентов делени  управл емых делителей 5   9 частоты. Вторые (счетные) входы этих делителей подключены к выхода-м элементов 10 .и //. Выходы упра.вл емых делителей Частоты соединены с входами элемента ИЛИ 16, выход которого через элемент И

4соединен с входом счетчика 7.

Работает устройство следующ.им образом.

Формирователь / вырабатывает импульсы (фиг. 2, Ul) в моменты .перехода опорного синусо .идального напр жени  чбрез нуль. Схема

5управлени  вырабатывает импульсы сброса счетчика 6 в мо.менты времени /i, /2, з, 4 и т. д., поэтому счетчик 6 за врем  подсчитывает количество импульсов, равное

М /о-Чг сч отт 1

П

где л - коэффициент делени  частоты делител  частоты;

/о-ч-частота генератора образцовой частоты; о-л, - текущее значение периода опорной

частоты, равное (/2-/i). Перед моментом tz схе.ма 5 вырабатывает импульс записи, поступающий на управл ющ .ий вход вентильной группы L3, и переписывает код Л(,ч со счетчика 6 в управл емый делитель 9 частоты, в котором устанавливаетс  коэфф.ициент /Сд делени , равный /Ve. В момент /2 одновременно со сбросом счетчика 6 в Нулевое состо ние со схемы 5 управлени  на элемент И 7/ начинает поступать отпирающее напр жение (фиг. 2, 4) В .интервале от /2 ДО 3, в результате чего с генератора 14 через элемент // в делитель 9 поступают ИАшульсы опориой частоты. Частота на выходе управл емого делител  9 определ етс  выражением

/о-ч «„р

f-- J---- - f- .л,

I о-ч от. 0-,

и представл ет собой импульсную последовательность , в которой импульсы следуют с п раз меньщим Интервалом, чем интервал

(фиг. 2, и,).

Одновременно с подачей импульсов с генератора 14 через элемент // на делитель 9 формирователь 3 задержанных импульсов в момент /2начинает формировать на своем выходе пр моугольный и.мпульс, равный т и соответствующий временному сдвигу между моментами ti ,и tl (фиг. 2, Ui .и /1 ). Этот импульс в виде управл ющего напр жени  (фиг. 2, U-f) поступает на вход элемента 4, открыва  его и пропуска  .на счетчик 7 следующие через элемент ИЛИ 16 импульсы с выхода делител  9. Количество импульсов Л ,, частоты /вых , проход щее за интервал TI на вход счетчика 7 (фиг. 2, t/g), образуют число, соответствующее коду фазового сдвига в интервале ti-tz.

В этот же .мо.мент /2 счетчик 6 начинает

подсчитывать количество импульсов с выхода

делител  /5 за интервал Число N ,

и асчитанное s этом интервале Т. ,

определ етс  выражением

Л7/о-ч 7

Лсч, 0...

Перед моментом /з импульсом со схемы 5 число УУсч через вентиль 12 переноситс  в управл емый делитель 8 и становитс  его коэффициентом делени  йд.

В момент /3 одновременно со сбросо.м счетчика 5 и 7 в нулевое состо ние по вл етс  отп.ирающее напр жение Uz на входе элемента 10 .и импульсы генератора 14 через делитель частоты S, элемент .ИЛИ 16 поступают в виде последовательности t/g на импульсный вход элемента И 4. Их частота

,: /о-ч - fiF

/ВЫл - - yV- - «Гд.,,

« д,-о-п,

такова, что импульсы следуют с п раз меньшим интервало.м, чем интервал ГО-Р з- 2Форм .ирователь 3, начина  с момента /з, на врем  Т2 отпирает элемеит И 4 (фиг. 2,6), на счетчик поступает пачка импульсов Us, число 1хоторь х Л;, соответствует

коду фазового сдвига .в интервале tz-/зДалее работа устройства цикл.ически повтор етс .

Таким образом, не зависимо от значительных колебаний опорной частоты (на фиг. 2 это отражено изменением Т.„) число импульсов Nk(n-1) на в.ходе счетчпка 7 к моменту t(n -- 1) соответствует

,., , ,- -{п - 1) -ге .0п

1(- Т-:АП-- 360Выбором коэффициента делени    делител  15 можно Получить код, выраженный  епосредственно в градусах.

предлагаемый преобразователь вырабатывает код, пропорциональный фазовому сдвигу при значительном непосто нстве величипы периода опорного .напр жени . Счетные импульсы иачииают вырабатыватьс  только по окончании соответствующего периода То-п, что приводитНезависимо от колебаний длительности Т о-п и величины фазового сдвига к точной пропорциональности :Между /вых„И Го.п„,.а следовательно, к точному преобразованию фазы в код.

Фор.мула изобретени 

Преобразователь сдвига фаз в цифровой код, содержащий формирователи импульсов

опорного и фазоманипулнрованного сигналов, два счетчика, трн логических элемента И и логический элемент ИЛИ, отличающийс   тем, что, с целью повышени  точности преобразовани , в него введены генератор образцовой частоты, схема задержки, блок управлени , делитель частоты, два управл емых делител  частоты и две вентильные группы, причем генератор образцовой частоты через,

первый и второй логические элементы И соединесч с двум  управл емыми делител ми частоты и одновременно Через делитель частоты и перВый счетчик - с первыми .входам.и вентильных групп, вы.ход каждой из которых соединен с управл емым делителем частоты, выходы делителей подключены через последовательно соединенные логический элемент ИЛИ и третий логический элемент И, второй вход которого через схему задержки подключен к

выходам формировател  импульсов, ко второму счетчику, а блок управле-ни  соединен с формирователем импульсов опорного сигнала, со вторыми входами вентильных групп, входами управл емых делителей частоты, с перзым и вторым логическими элементами И и с двум  счетчиками.

Источники информацией, прин тые во внимание при проведении экспертизы:

1.И. И. Орнашский «Автоматические нзЛ1грен-п  и приборы, Киев, «Впща щко,та,

1973 г., р. 159 а).

2.Авт. свид. СССР ° 287194, М. Кл. G01 R 25/00, 16.06.69 г.

оО-

.Л

ief

i г I