SU559240A1 - Устройство дл моделировани систем св зи - Google Patents

Устройство дл моделировани систем св зи

Info

Publication number
SU559240A1
SU559240A1 SU2323083A SU2323083A SU559240A1 SU 559240 A1 SU559240 A1 SU 559240A1 SU 2323083 A SU2323083 A SU 2323083A SU 2323083 A SU2323083 A SU 2323083A SU 559240 A1 SU559240 A1 SU 559240A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
message
delay
Prior art date
Application number
SU2323083A
Other languages
English (en)
Inventor
Глеб Александрович Полиевский
Юрий Владимирович Ткачев
Станислав Владимирович Ткачев
Александр Васильевич Шатов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU2323083A priority Critical patent/SU559240A1/ru
Application granted granted Critical
Publication of SU559240A1 publication Critical patent/SU559240A1/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Изобретение относитс  к области моделировани  методом Монте- арло сложных систем цифровой св зи и может быть использовано дл  получени  .статистических характеристис проектируемых и работаю щих систем передачи сообщений.
И;жестно устройство, позвол ющее получать статистические характеристики сложных систем, которое содерх ит источни,- ки случайных сигналов, модели исследуемых систем и анализатора tlj.
Однако эти устройства не позвол ют мо,делирсжать системы цифровой св зи, что св зано со сложностью представлени  особенностей таких систем аналоговыми модел ми,
Наиболее близким к изобретению техническим решением  вл етс  устройство, со держащее генератор временной последовате ьности рщибок, соединенный с входом формировател  интервалов блокировки, выход которого соединен с входом уп равлени  считыванием блока пам ти, соединенного своим выходом с блоком выделе ни  интервала времени единичного сообще . ни , генератор случайных чисел, соединен-
ный своим выходом с информационным входом регистра сдвига, вход продвижени  которого соединен с выходом первого элемента НЕ, а выход - с входом записи блока пам ти 2.
Однако с помощью этого устройства отсутствует возможность получать двумерное распределение времени доставки сообщени  и пропускной способности канала св зи в зависимости от случайной продолжительности интервалов сообщени  при конечной длительности статистической реализации искажений в канале св зи.
Цель изобретени  - расширение функциональных возможностей устройства моделировани  и обеспечение с его помощью возможности получать двумерное усредненное распределение с учетом различных временных соотнощений между началом сообщени  и Пакетом ощибок в канале св зи за счет режима пощаговой последовательности периодизации статистики,
Достигаетс  это тем, что в устройство, введены блок выделени  первой ошибки, тактсжый генератор: счетчик первых ощибок. блок дискретной задержки, ключева  матрица , три элемента НЕ, триггер, циклический вычнтатель, индикатор нул , датчик временного , интервала, блок задержки, блок выделени  цервого интервала блокировки, анализатор распределени  задержки сообщени  и анализатор распределени  числа искаженных сообщений при этом выход генератора временной последовательн(сти ошибок через блок выделени  первой ошибки соединен с входами тактового генератора и счетчика первых ошибок, выходы которых соответственно соединены с первым входом . блока дискретной задержки и с входом ключевой матрицы, соединенной с вторым входом блока дискретной задержки. Выход пос леднего соединен с первыми входами перВ1 го и второго элементов НЕ и с входом дат чика временного интервала, соединенного своим выходом с единичным входом тригге ра и с первым входом циклического вычитател . Нулевой и единичный выходы триггера подсоединены к вторым входам первого и второго элементов НЕ соответственно выход второго элемента НЕ соединен с вхо дом генератора случайных чисел, соединенного своим выходом с вторым входом циклического вычитател , выход которого в свсао очередь соединен с входом индикатора нул ; выход индикатора нул  соединен с нулевым входом триггера и через блок задержки с шиной сброса регистра сдвига, при этом первый выход блока выделени  интервала времени единичного сообщени  соединен с первыми входами анализатора распределени  задержки сообщени  и анализатора распределени  числа искаженных сообшений, вторые входы которых соединен соответственно с выходом третьего элемента НЕ и выходом блока выделени  первого интервала блокировки, вход которого соединен с выходом третьего элемента НЕ первым и вторым входами соединенного с вторыми входами формировател  интерва лов блокировки и блока выделени  интерва ла времени передачи единичного сообщени  соответственно. На чертеже изображено устройство мо делировани  систем цифровой св зи. Предлагаемое устройство содержит гв нератор 1 временной последовательности ошибок, формирсжатель 2 интервалов блокировки , блок 3 пам ти, регистр 4 сдвига , блок 5 вьщелени  интервала времени единичного сообщени , генератор 6 случайных чисел, первый элемент НЕ 7, блок выделени  первой оолибки 8, тшстовый генератор 9, счетчик 10 первых ошибэк, ключева  м атрида 11, блок 12 дискретной задержки, второй элемент НЕ 13, датчик 14 временного интервала, циклический вычитатель 15, триггер 16, индикатор 17 нулЯ|блок задержки 18, третий элемент НЕ 19, анализатор 20 распределени  задержки сообщени , анализатор 21 распределени  числа искаженных сообщений и блок выделени  первого интервала бл кировки 22. Устройство работает следующим образом. Включаетс  генератор 1. От первого импульса ошибки включаетс  формирсжатель 2. Кроме того, выделенный первый импульо ошибки псхзтупает на синхронизацию тактового генератора 9 н счетчик 10. Счетчик 10 через ключевую матрицу 11 управл ет изменением запаздывани  блс са 12. Магнитофонна  лента генератора 1 включаетс  на бесконечное кольцо и статистическа  рва- лизаци  ошибок периодически псжтор етс . По мере увеличени  числа периодических повторений счетчик 10 заполн етс  и вводитс  запаздьюание в цепь тактовых импульсов . Общее врем  запаздывани  равно интервалу блокировки, так что при каждом повторении статистической реализации ошибок начало генерируемых генератором 6 сообщений сдвигаетс  на один тактовый интервал. Сообщени , которые выдает генератор 6, представл ют собой псх:лед(жа,- тельность случайных чисел в диапазоне Ot-1, распределенных по случайному закону. Предположим , что в первый момент генератор 6 выдал число 0,8, а датчик 14 вьщает посто нно число 0,1. Тогда на вычитателе 15 производитс  восемь вычитаний, т.е. через восемь тактов сработает индикатор 17. За это врем  на регистре запишетс  последовательность чисел 0,8; О,8; О,8: 0,8; 0,8; 0,8; 0,8; 0,8, котора  и поступит на блок 3. Эта последовательность чисел имитирует передачу сообщени  в виде восьми блоков, в каждом из которых производитс  обнаружение ошибок. При по влении импульса ошибки считывание из блока 3 запрещаетс  на интервал блсжировки и врем  передачи какого-либо блсжа сообщени  задерживаетс  на интервал блокировки , при этом, конечно, на это же врем  задерживаетс  и врем  передачи всего сообщени . Блок 5 определ ет интервал времени передачи единичного сообщени  с учетом задержки всех блсжсж одного и того же сообщени .. На анапизаторе 2О опредеп егс  ин- теграпьна  функци  распределени  задержки сообщени ; в зависимости от его первоначапьной дпигепьности, на анапиэаторе 21 определ етс  пропускна  способность также
в зависимости от первоначапьной дпнны сообщени .

Claims (2)

  1. Изобретение позвол ет на этапе проектировани  систем св зи при существенной ограниченности экспериментальных данных получать двумерные функции распределени  как времени доставки сообщени , так и пропускной способности канала св зи относительно случайного изменени  продолжительности интервала сообщени  при условии м нимизации статистической погрещности, чт достигаетс  вследствие большого весовог содержани  пакета ошибок на конечной вр менной статической реализации искаженных символов в канале св зи. Формула изобретени  Устройство дл  моделировани  систем св зи, содержащее генератор временной последовательности ошибок, соединенный с входом формирсжател  интервалов блокировки , первый выход которого соединен с входом управлени  считывани  блоки пам ти, соединенного своим выходом с блоком выделени  интервала времени единичного сообщени , генератор случайных чисел, соединенный своим выходом с информационным входом регистра сдвига, вход продвижени  которого соединен с вы ходом первого элемента НЕ, а выход - с входим записи блока пам ти, отлича щеес  тем, что, с целью расширени  функциональных возможностей, в него вве- дены блок Выделени  первой ошибки, тактсжый генератт р, счетчик первых ощибок, блок дискретной задержки, ключева  матчнца , три элемента НЕ, триггер, циклический вычитатель, игщикатор нул , дат чик временного интервала, бпок задержки , блок выделени  первого интервала блокировки, анализатор рао- . пределени  задержки сообщени , и анализатор распределени  числа искаженных со общений, при этом выход генератора време
    ной последовательности ошибок через блХж выделени  первой ошибки соединен с вхс дами тактового генератора и счетчика первых ошибок, выходы которых соответственно соединены с первым входом блока дискретной .задержки и с входом ключевой матрицы , соединенной с вторым входом блока дискретной задержки, выход которого соединен с первыми входами первого и второго элементе НЕ и с входом датчика временного интервала, соединенного своим выходом с единичным входом триггера и с первым входом циклического вычитател , нулевой выход и единичный выход триггера подсоединены к вторым входам первого и втэ-рого элементов НЕ соответственно, выход второго элемента НЕ соеди 1ен с входом генератора случайных чисел, соединенного cBoiiM выходом с вторым входом цикличесKord вычитател , выход которого в свою очередь соединен с входом индикатора нул ; индикатора нул  соединен с нулевым входом триггера и через блок задержки - с шиной сброса регистра сдвига, при этом первый выход блока выделени  интервала времени единичного сообщени  соединен с первыми входами анализатора распределени  задержки сообщени  и анализатора распределени  числа искаженных сообшений, вторые входы которых соединены соответственно с выходом третьего элемента НЕ и выходом блока выделени  первого интервала блокировки, вход которого соединен с выходом третьего элемента НЕ, первым и вторым входами соединенного с вторыми входами формировател  интервалов блокировки и блока выделени  интервала времени передачи единичного сообии.-ни  соответственно . Источники информации, прин тые во внимание при экспертизе: 1. Роткоп Л. Л., Статистические методы исследовани  на электронных глодсл х,  здво Энерги , М., 1967г.
  2. 2.ЛЕЕЕ Tr-atiS. Cottiftiu . , 1972,№5, стр. 578.
SU2323083A 1976-02-12 1976-02-12 Устройство дл моделировани систем св зи SU559240A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2323083A SU559240A1 (ru) 1976-02-12 1976-02-12 Устройство дл моделировани систем св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2323083A SU559240A1 (ru) 1976-02-12 1976-02-12 Устройство дл моделировани систем св зи

Publications (1)

Publication Number Publication Date
SU559240A1 true SU559240A1 (ru) 1977-05-25

Family

ID=20648447

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2323083A SU559240A1 (ru) 1976-02-12 1976-02-12 Устройство дл моделировани систем св зи

Country Status (1)

Country Link
SU (1) SU559240A1 (ru)

Similar Documents

Publication Publication Date Title
GB2100485A (en) Pseudorandom number generator
US3822380A (en) Digitally controlled signal generator
SU559240A1 (ru) Устройство дл моделировани систем св зи
SU527012A1 (ru) Устройство дл формировани сдвинутых копий псевдослучайного сигнала
SU903874A1 (ru) Генератор псевдослучайных чисел
SU425183A1 (ru) Устройство для моделирования случайныхсобытий
SU1487064A1 (ru) Устройство для моделирования системы связи
SU1691841A1 (ru) Устройство дл контрол цифровых объектов
SU843282A1 (ru) Устройство дл моделировани дискрет-НОгО КАНАлА СВ зи
SU767743A1 (ru) Генератор псевдослучайных кодов
SU1714609A1 (ru) Устройство дл формировани теста блока оперативной пам ти
SU842807A1 (ru) Веро тностный ( , )-полюсник
SU1734092A1 (ru) Генератор псевдослучайной последовательности чисел
SU951301A1 (ru) Генератор псевдослучайных кодов
SU1166090A1 (ru) Генератор сочетаний
SU1661981A1 (ru) Умножитель частоты следовани импульсов
SU501469A1 (ru) Устройство дл получени серий импульсов
SU703852A1 (ru) Генератор псевдослучайных чисел
SU610112A1 (ru) Устройство дл стохастического моделировани больших систем
SU1531080A1 (ru) Генератор кодовых последовательностей импульсов
SU477413A1 (ru) Устройство дл формировани тестов
SU516047A1 (ru) Устройство дл моделировани потока ошибок в дискретных каналах св зи
SU746901A1 (ru) Селектор импульсов
SU684760A1 (ru) Датчик тестовой псевдослучайной последовательности
SU417782A1 (ru)