SU557500A1 - Clock synchronization device - Google Patents

Clock synchronization device

Info

Publication number
SU557500A1
SU557500A1 SU2127556A SU2127556A SU557500A1 SU 557500 A1 SU557500 A1 SU 557500A1 SU 2127556 A SU2127556 A SU 2127556A SU 2127556 A SU2127556 A SU 2127556A SU 557500 A1 SU557500 A1 SU 557500A1
Authority
SU
USSR - Soviet Union
Prior art keywords
clock synchronization
input
output
synchronization device
key
Prior art date
Application number
SU2127556A
Other languages
Russian (ru)
Inventor
Борис Федорович Козырь
Бронислав Викентьевич Орловский
Петр Егорович Михайлов
Павел Аркадьевич Цимиданов
Original Assignee
Донецкий Филиал Харьковского Института Инженеров Железнодорожного Транспорта Им.С.М.Кирова
Донецкая железная дорога
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Донецкий Филиал Харьковского Института Инженеров Железнодорожного Транспорта Им.С.М.Кирова, Донецкая железная дорога filed Critical Донецкий Филиал Харьковского Института Инженеров Железнодорожного Транспорта Им.С.М.Кирова
Priority to SU2127556A priority Critical patent/SU557500A1/en
Application granted granted Critical
Publication of SU557500A1 publication Critical patent/SU557500A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

1one

Изобретение относитс  к радиотехнике, может использоватьс  в системах считывани  данных с носителей информации.The invention relates to radio engineering, can be used in data reading systems from storage media.

Известно устройство дл  тактовой синхрнизации приемника информации, выдел ющее фазу тактов ир приход щих дискретных сигналов , содержащее высокодобротный резонансный контур.A device for clock synchronization of an information receiver, which distinguishes the phase of the clock or incoming discrete signals, contains a high-quality resonant circuit.

Однако известное устройство не обеспечивает достаточной точности выделени  фа- зы тактов из смеси сигнала с помехами.However, the known device does not provide sufficient accuracy in separating the phase of the clock cycles from the signal mixture with interference.

Наиболее близко к предлагаемому устройство тактовой синхронизации, содержаще объединенные по входу два кинематических фильтра, к коммутационному входу одного из которых подключен первый ключ, а к выходу - амплитудный; детектор, а также выходной пороговый блок и второй ключ.Closest to the proposed clock synchronization device, containing two kinematic filters combined at the input, the first switch is connected to the switching input of one of which, and the amplitude one is connected to the output; the detector, as well as the output threshold unit and the second key.

Однако это устройство также не обеспечивает достаточной точности выделени  фазы тактов из серии информационных дискретных посылок.However, this device also does not provide sufficient accuracy for the selection of the phase of the cycles from a series of information discrete parcels.

Цель изобретени  - повыщение точности выделени  фазы тактов из серии информационных посылок.The purpose of the invention is to increase the accuracy of the selection of the phase of the cycles from a series of information packages.

Дл  этого в устройство тактовой синхронизации , содержащее объединенные по входу два кинематических фильтра, к коммутационному входу одного ид которых подключен первый ключ, а к его выходуамплитудный детектор, а также выходной пороговый блок и второй ключ, введен интегратор пауз; выход амплитудного детектора через интегратор пауз подключен .v управл ющему входу выходного порог-ового блока, к информационному входу которого подключен выход другого через второй ключ подсоединен второй выход интегратора пауз.To do this, a first key is connected to the switching input of one ID, the first key is connected to the switching input, and the output amplitude detector, as well as the output threshold unit and the second key are input to the switching input; the output of the amplitude detector is connected via the gap integrator .v to the control input of the output threshold block, to the information input of which the output of the other is connected via a second key to the second output of the gap integrator.

На чертеже представлена структурна  электрическа  схема устройства тактовой синхронизации.The drawing shows a structural electrical circuit of a clock synchronization device.

Устройство содержит объединенные по входу кинематические фильтры 1, 2, к коммутахгаонному входу одного из которых подсоединен ключ, 3, а к его выходу -амплитудный детектор 4, а также выходной пороговый блок 5 и ключ 6. Выход амплитудного детектора 4 через интегратор пауз 7 подключен к управл ющему входуThe device contains kinematic filters 1, 2 integrated at the input, a switch is connected to the commutator input of one of which, 3, and an amplitude detector 4 and an output threshold unit 5 and key 6 to its output through the amplitude detector 7 is connected to the control input

SU2127556A 1975-04-21 1975-04-21 Clock synchronization device SU557500A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2127556A SU557500A1 (en) 1975-04-21 1975-04-21 Clock synchronization device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2127556A SU557500A1 (en) 1975-04-21 1975-04-21 Clock synchronization device

Publications (1)

Publication Number Publication Date
SU557500A1 true SU557500A1 (en) 1977-05-05

Family

ID=20617330

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2127556A SU557500A1 (en) 1975-04-21 1975-04-21 Clock synchronization device

Country Status (1)

Country Link
SU (1) SU557500A1 (en)

Similar Documents

Publication Publication Date Title
JPS5631231A (en) Phase locked loop circuit
SU557500A1 (en) Clock synchronization device
CA2013493A1 (en) Clock extracting circuit in digital-line signal receiver
JPS53136424A (en) Correlative processing system for picture signal
JPS543412A (en) Signal detection circuit
JPS57104388A (en) Information recording medium regeneration device
SU566392A1 (en) Receiver of phase-manipulated signals
ATE120061T1 (en) SYNCHRONIZING DEVICE FOR A DIGITAL SIGNAL.
JPS5451710A (en) Bit phase synchronizing circuit
SU801297A1 (en) Digital frequency discriminator
JPS5750313A (en) Synchronizing circuit of digital signal reproducer
SU1610505A1 (en) Device for reproducing phase-modulated
SU995302A1 (en) Phase-frequency detector
SU815748A1 (en) Clock synchronization device for digital magnetic recording apparatus
SU1396255A1 (en) Device for shaping relative bipulse signal
SU458016A1 (en) Magnetic recording and playback device
SU1524190A1 (en) Code synchronization device
SU468386A1 (en) Device for receiving signals with phase shift keying
JPS5356959A (en) False leading-in detection system of carrier regenerator circuit
SU472468A1 (en) Device for asynchronous input of binary signals into the digital path of communication systems with two-way time shifts
JPS5294110A (en) Phase synchronizer using modified fm method
SU1762418A1 (en) Device for transmitting and receiving binary signals
SU447556A1 (en) Information processing device
JPS5363083A (en) Detecting circuit for minute changing quantity
JPS55103626A (en) Regeneration device of switch operation