SU801297A1 - Digital frequency discriminator - Google Patents

Digital frequency discriminator Download PDF

Info

Publication number
SU801297A1
SU801297A1 SU782704687A SU2704687A SU801297A1 SU 801297 A1 SU801297 A1 SU 801297A1 SU 782704687 A SU782704687 A SU 782704687A SU 2704687 A SU2704687 A SU 2704687A SU 801297 A1 SU801297 A1 SU 801297A1
Authority
SU
USSR - Soviet Union
Prior art keywords
frequency
input
digital frequency
signal
frequency discriminator
Prior art date
Application number
SU782704687A
Other languages
Russian (ru)
Inventor
Валерий Александрович Могунов
Лев Юрьевич Николаев
Original Assignee
Предприятие П/Я Р-6886
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6886 filed Critical Предприятие П/Я Р-6886
Priority to SU782704687A priority Critical patent/SU801297A1/en
Application granted granted Critical
Publication of SU801297A1 publication Critical patent/SU801297A1/en

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

Изобретение относитс  к технике св зи и может использоватьс  дл  детектировани  сигналов частотной теле ( рафии (ЧТ) , у которых разность пери одов частот нажати  и отжати  сравни ма с периодом опорной частоты. Известен цифровой частотный детек тор, содержащий последовательно соединенные ключ, делитель частоты, D-триггер и фильтр низних частот, причем управл ющие входы ключа и дел тел  частоты объединены и соединены с тактовым входом О-триггера р.. Однако данный детектор имеет боль шие преобладани  детектированного сигнала ЧТ. Цель изобретени  - повышение точности детектировани . Указанна  цель достигаетс  тем, что в цифровой частотный детектор, содержащий последовательно соединенные ключ, делитель частоты, D-триггер и фильтр нижних частот, причем управл ющие входы ключа и делител  частоты объединены и соединены с так товым входом D-триггера, введены узел задержки и лоследовательно соединенные формирователь импульсов рас стройки и расширитель импульсов, выход которого соединен с тактовым вхо дом D-триггера, при этом входы формировател  импульсов расстройки, один непосредственно, а дру1чзй через узел задержки, подключены к входу цифрового частотного детектора. На чертеже приведена структурна  электрическа  схема предлагаемого устройства . Цифровой частотный детектор содержит ключ 1, делитель 2 частоты, О-триггер 3, фильтр 4 нижних частот, формирователь 5 импульсов расстройки , расширитель 6 импульсов и узел 7 задержки. Устройство работает следующим образом . На вход устройства проходит сигнал ЧТ, который задерживаетс  в узле 7 задержки на врем , несколько меньше, чем период максимальной входной частоты , и поступает на второй вход формировател  5 импульса расстройки. На выходе формировател  5 импульса расстройки формируютс  короткие импульсы , длительность которых зависит от частоты входного сигнала и равна разности между периодом входного сигнала и временем задержки в узле 7 Зёщержки. Эти импульсы после расширени  в К раз расширителем 6 импульсов поступают на управл ющий вход ключа 1 и пропускают на вход делител  2 частоты импульсы опорной частоты . Коэффициент делени  делител  2 частоты выбираетс  таким, чтобы период получаемого колебани  на выходе делител  2 частоты был равен и. длительности расширенного импульса при наличии на входе устройства входного сигнала средней частоты. По окончании поступлени  расширенного импульса на вход делител  2 частоты прекращаетс  поступление импульсов опорной частоты, в D-триггёр 3 записываетс  состо ние выхода делител  2 частоты, после чего он возвращаетс  в исходное состо ние. Если входна  частота больше средней, то расширенный импульс меньше, полупериода частоты на выходе делител  2 частоты и в D-триггер 3 записываетс  1 если входна  частота меньше средней, то расширенный импульс больше полупериода частоты на выходе дешител  2 частоты и в О-триггер 3 записываетс  О. Фильтр 4 нижних частот, выход которого  вл етс  выходом цифрового частотного детектора, служит дл  предохранени  демодулированного сигнала от дроблений.The invention relates to a communication technique and can be used to detect signals of a frequency body (raffia (THF)), in which the difference between the frequency of pressing and pressing is comparable to the reference frequency period. A digital frequency detector is D-trigger and low-pass filter, and the control inputs of the key and frequency divisors are combined and connected to the clock input of the O-trigger p. However, this detector has a large predominance of the detected signal THT. This is achieved by the fact that a digital frequency detector containing a serially connected key, a frequency divider, a D-trigger and a low-pass filter, the control inputs of the key and the frequency divider are combined and connected to such a D input a trigger, a delay node is introduced, and the pulse shaper and pulse expander connected in series, the output of which is connected to the clock input of the D-flip-flop, and the inputs of the detuning pulse former are edstvenno and dru1chzy through a delay unit connected to the input of the digital frequency detector. The drawing shows a structural electrical circuit of the proposed device. The digital frequency detector contains a key 1, a divider 2 frequencies, an O-trigger 3, a low-pass filter 4, a driver of 5 detuning pulses, an expander of 6 pulses and a delay node 7. The device works as follows. A THT signal passes to the input of the device, which is delayed in node 7 of the delay by a time somewhat less than the period of the maximum input frequency and fed to the second input of the driver 5 of the detuning pulse. At the output of the deformer impulse 5, short impulses are formed, the duration of which depends on the frequency of the input signal and is equal to the difference between the period of the input signal and the delay time in the node 7 of the vertex 7. These pulses, after being expanded K times by the expander 6 pulses, arrive at the control input of the key 1 and pass the reference frequency pulses to the frequency divider 2 input. The division factor of the divider 2 frequency is chosen such that the period of the resulting oscillation at the output of the divider frequency 2 is equal to and. the duration of the extended pulse in the presence of the input signal of the center frequency Upon completion of the arrival of the extended pulse at the input of the splitter 2 frequency, the arrival of the reference frequency pulses stops, the D-trigger 3 records the output state of the splitter 2 frequency, after which it returns to the initial state. If the input frequency is more than average, then the extended pulse is less than the half-frequency at the output of divider 2 frequencies and D-flip-flop 3 is recorded 1 if the input frequency is less than the average, then the extended pulse is greater than the half-frequency at the output of downlinker 2 frequencies and in the O-flip-flop 3 is recorded A. Low pass filter 4, the output of which is the output of a digital frequency detector, serves to protect the demodulated signal from splitting.

Таким образом, за счет увеличенр1  частоты выдачи результата значительно улучшаетс  качество восстановленнго сигнала. При детектировании рабочего сигнсша, имеющего разностьThus, at the expense of increasing the frequency of outputting the result, the quality of the recovered signal is significantly improved. When detecting a working signal having a difference

периодов 1% от средней частоты и одинаковую частоту опорного сигнала , точность восстановлени  модулирующего сигнала известным устройством составл ет около 40%, а предлагаемым устройством - около 1%.periods of 1% of the average frequency and the same frequency of the reference signal, the accuracy of the recovery of the modulating signal by a known device is about 40%, and the proposed device is about 1%.

Claims (1)

1. Машбиц Л.М. Цифрова  обработка сигналов в радиотелеграфной св зи . М., Св зь, 1974, с. 48, рис. 2.21 (прототип).1. Mashbits L.M. Digital signal processing in radiotelegraph communication. M., Holy Hour, 1974, p. 48, fig. 2.21 (prototype).
SU782704687A 1978-12-29 1978-12-29 Digital frequency discriminator SU801297A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782704687A SU801297A1 (en) 1978-12-29 1978-12-29 Digital frequency discriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782704687A SU801297A1 (en) 1978-12-29 1978-12-29 Digital frequency discriminator

Publications (1)

Publication Number Publication Date
SU801297A1 true SU801297A1 (en) 1981-01-30

Family

ID=20801894

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782704687A SU801297A1 (en) 1978-12-29 1978-12-29 Digital frequency discriminator

Country Status (1)

Country Link
SU (1) SU801297A1 (en)

Similar Documents

Publication Publication Date Title
SU801297A1 (en) Digital frequency discriminator
US3990015A (en) Differential phase shift keyed detector utilizing a circulating memory
SU575784A1 (en) Frequency-modulated signal detector
SU995304A2 (en) Phase-amplitude modulated signal band-pass demodulator
SU987787A1 (en) Frequency-modulated signal demodulator
SU898593A1 (en) Digital filter
SU803111A1 (en) Frequency-modulated signal quality detector
SU902287A1 (en) Device for measuring clock frequency of pseudorandom sequence
SU401925A1 (en) DEVICE FOR SWITCHING RANGE SCORDS
SU1628219A1 (en) Triple phase shift keyed signal receiver
SU769758A2 (en) Digital demodulator of frequency-modulated signals
RU2050011C1 (en) Device to extract seismic signals of rayleigh waves with known direction to source
SU1552391A1 (en) Reference voltage shapaer for demodulator of phase-manipulated signals
JP3999039B2 (en) Difference frequency detection circuit
SU1702432A2 (en) Analog storage
SU686139A1 (en) Digital frequency detector
SU610313A1 (en) Binary symbol regenerator
SU540401A1 (en) Frequency-Managed Signal Receiver
SU1492484A1 (en) Device for demodulation of phase-shift keyed signal
SU1022330A1 (en) Phase-modulated signal receiver
SU1185631A1 (en) Device for synchronizing reference oscillation of broad-band demodulator
SU780218A1 (en) Receiver of signals modulated both by frequency and by phase simultaneously
SU560360A1 (en) Device for demodulating frequency-shifted signals
SU657658A2 (en) Frequency-coded information receiving arrangement
SU599339A2 (en) Periodic pulse discriminating arrangement