SU610313A1 - Binary symbol regenerator - Google Patents

Binary symbol regenerator

Info

Publication number
SU610313A1
SU610313A1 SU752192276A SU2192276A SU610313A1 SU 610313 A1 SU610313 A1 SU 610313A1 SU 752192276 A SU752192276 A SU 752192276A SU 2192276 A SU2192276 A SU 2192276A SU 610313 A1 SU610313 A1 SU 610313A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
integrator
signal
inputs
Prior art date
Application number
SU752192276A
Other languages
Russian (ru)
Inventor
Вячеслав Иванович Платонов
Михаил Александрович Соколов
Герман Иванович Никитин
Виктор Дмитриевич Бердоносов
Original Assignee
Ленинградский Институт Авиационного Приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Институт Авиационного Приборостроения filed Critical Ленинградский Институт Авиационного Приборостроения
Priority to SU752192276A priority Critical patent/SU610313A1/en
Application granted granted Critical
Publication of SU610313A1 publication Critical patent/SU610313A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

(54) РЕГЕНЕРАТОР.ДВОИЧНЫХ СИМВОЛОВ(54) REGENERATOR OF BINARY CHARACTERS

и счетчик разности подключены к третьему входу формировател  знака и величины рассогласовани , к четвертому входу которого подключен второй выход делител  частоты, а к п тому входу - выход опорного генератора, соединенный со вторыми входами первого и второго конъюнкторов i первым входом третьего конъюнктора, к третьему входу первого конъ юнктора и второму входу третьего конъюнктора , соединенного со вторым входом счетчика-интегратора , подключен вход инвертора , выход которого подключен к третьему входу конъюнктора, а также решающий блок, дополнительно введены соединенные по входу два согласованных фильтра, два амплитудных детектора, блок разности, ключ, обнаружитель двоичных символов, фиксатор пол рности , интегратор и второй элемент задержки , при этом выходы согласованных фильтров через амплитудные детекторы подключены соответственно ко входам блока разности и обнаружител  двоичных символов, выходы которых подключены к первому и второму входам ключа, выход которого через фиксатор пол рности подключен ко входу инвертора и через интегратор - к первому входу решающего блока, ко второму входу которого подключен импульсный выход делител  частоты, который соединен через второй элемент задержки со вторым входом интегратора.and the difference counter is connected to the third input of the sign maker and the error value, to the fourth input of which the second output of the frequency divider is connected, and to the fifth input - the output of the reference generator connected to the second inputs of the first and second conjunctors i by the first input of the third conjunctor, to the third input the first conjuncture and the second input of the third conjunctor connected to the second input of the integrator counter are connected to the input of the inverter, the output of which is connected to the third input of the conjunctor, and also decisive In addition, two matched filters, two amplitude detectors, a difference block, a key, a binary symbol detector, a polarity fixer, an integrator and a second delay element are added in input, while the outputs of matched filters are connected via amplitude detectors to the difference block inputs and the detector binary symbols, the outputs of which are connected to the first and second inputs of the key, the output of which is connected to the input of the inverter through a latch of polarity and through the integrator to the first input of a solver This unit is connected to the second input of which the pulse output of the frequency divider is connected, which is connected via the second delay element to the second input of the integrator.

На чертеже приведена структурна  электрическа  схема предложенного устройства.The drawing shows a structural electrical circuit of the proposed device.

Регенератор двоичных символов содержит последовательно соединенные опорный генератор 1, делитель частоты 2, формирователь 3 знака и величины рассогласовани , блок усреднени  4 и блок 5 управлени  коэффициентом делени , выход которого подключен ко второму входу делител  частоты 2, первый выход которого через элемент задержки 6 подключен к обнул ющим входам счетчика разности 7 и счетчика-интегратора 8, выходы которых через сумматор по модулю два 9 подключены ко второму входу формировател  3 знака и величины рассогласовани ; второй и третий выходы делител  частоты 2 подключены к первым входам первого и второго конъюнкторов 10, 11, выходы которых через последовательно соединенные дизъюнктор 12 и счетчик разности 7 подключены к третьему входу формировател  3 знака и величины рассогласовани , к четвертому входу которого подключен второй выход делител  частоты 2, а к п тому входу - выход опорного генератора I, соединенный со вторыми входами первого и второго конъюнкторов 10, 11 и первым входом третьего конъюнктора 13; к третьему входу первого конъюнктора 10 и второму входу третьего конъюнктора 13, соединенного со вторы-м входом счетчика-интегратора 8, подключен вход инвертора 14, выход которого подключен к треть-ему входу второго конъюнктора 11; а также решающий блок 15, дополнительно введенные и соединенные по входу два согласованных фильтра 16, 17, два амплитудных детектора 18, 19, блок разности 20, ключ 21, обнаружитель 22 двоичных символов, фиксатор пол рности 23, интегратор 24 и второй элемент задержки 25. При этом выходы согласованных фильтров 16, 17 через амплитудные детекторы 18, 19 подключены соответственно ко входам блока разности 20 и обнаружител  22 двоичных символов, выходы которых подключены к первому и второму входам ключа 21, выход которого через фиксатор пол рности 23 подключен ко входу инвертора 14, и через интегратор 24 к первому входу решающего блока 15, ко второму входу которого ключен импульсный выход делител  частоты 2. который соединен через второй элемент задерж ки 25 со вторым входом интегратора 24.The binary symbol regenerator contains a serially connected reference generator 1, a frequency divider 2, a shaper 3 characters and an error value, an averaging block 4 and a division ratio control block 5, the output of which is connected to the second input of frequency divider 2, the first output of which is connected to the zeroing inputs of the difference counter 7 and the integrator counter 8, the outputs of which through a modulo two 9 are connected to the second input of the imager 3 characters and the magnitude of the error; the second and third outputs of frequency divider 2 are connected to the first inputs of the first and second conjunctors 10, 11, the outputs of which are connected through a serially connected disjunctor 12 and difference counter 7 to the third input of the imaging unit 3 characters and the error value, to the fourth input of which the second output of the frequency divider is connected 2, and to the fifth input - the output of the reference generator I, connected to the second inputs of the first and second conjunctors 10, 11, and the first input of the third conjunctor 13; the input of the inverter 14 is connected to the third input of the first conjunctor 10 and the second input of the third conjunctor 13 connected to the second input of the counter integrator 8, the output of which is connected to the third input of the second conjunctor 11; as well as a decisive block 15, two matched filters 16, 17 additionally entered and connected at the input, two amplitude detectors 18, 19, a difference block 20, a key 21, a detector of 22 binary symbols, a polarity fixer 23, an integrator 24 and a second delay element 25 In this case, the outputs of matched filters 16, 17 through amplitude detectors 18, 19 are connected respectively to the inputs of a difference block 20 and a detector of 22 binary symbols, the outputs of which are connected to the first and second inputs of the key 21, the output of which is through the inverter 14, and through the integrator 24 to the first input of the decision block 15, to the second input of which the pulse output of the frequency divider 2 is connected, which is connected via the second delay element 25 to the second input of the integrator 24.

Устройство работает следующим образом. 5На вход устройства .приходит сигналThe device works as follows. 5A signal arrives at the device input.

Z(t) -|,«, S|,a(t-T) +n(t),Z (t) - |, “, S |, a (t-T) + n (t),

где (t) - широкополосные ортогональные сигналы, с помощью которых передаютс where (t) is the broadband orthogonal signals by which

двоичные символы; .А/ - коэффициент передачи канала по i-му лучу; TJ-врем  запаздывани  i-ro луча; n(t) - аддитивна  флюктуационна  помеха. Согласованный фильтр 16 согласован с сигналом Si(t), а согласованный binary characters; .А / - channel transmission coefficient on the i-th beam; TJ is the delay time of the i-ro beam; n (t) is additive fluctuation disturbance. The matched filter 16 is matched with the Si (t) signal, and the matched

5 фильтр 17 с сигналом 82 (t). Проход  согласованный фильтр 16, 17, сигнал сжимаетс  во времени и на выходе происходит разделение приход щих лучей, если т ;, i - т 2/F, где F полоса частот, занимаема  сигналом. После детектировани  амплитудными детекторами 18 и5 filter 17 with a signal 82 (t). Passing the matched filter 16, 17, the signal is compressed in time and at the output there is a separation of the incoming beams, if m; i is m 2 / F, where F is the frequency band occupied by the signal. After detection by amplitude detectors 18 and

0 19 на выходе блока разности 20 получаетс  двухпол рный видеосигнал. Сигналы с выходов амплитудных детекторов 18 и 19 поступают на входы обнаружител  22, который анализирует дискретные временные участки, на которые квантуетс  тактовый интервал, и при прин тии решени  о наличии сигнала, соответствующего i-му лучу, вырабатывает единичный потенциал, с помощью которого замыкаетс  ключ 21. Вследствие ложной тревоги, веро тность которой всегда отлична от нул , возможны замыкани  ключа 21 на тех временных участ ках , где присутствует только шум. Фиксатор пол рности 23 преобразует бипол рные импульсы случайной амплитуды, поступающие на его вход с выхода ключа 21 в «единичный или «нулевой потенциал. В случае ложной0 19 the output of the difference block 20 is obtained by a two-pole video signal. The signals from the outputs of the amplitude detectors 18 and 19 are fed to the inputs of the detector 22, which analyzes the discrete time portions into which the clock interval is quantized, and when a decision is made about the presence of a signal corresponding to the i-th beam, it produces a single potential by which the key is closed 21. Due to a false alarm, the probability of which is always different from zero, it is possible that key 21 is closed in those temporary areas where only noise is present. The polarity clamp 23 converts bipolar pulses of random amplitude, arriving at its input from the output of the key 21 into a "single or" zero potential. In the case of a false

5 тревоги на выходе фиксатора пол рности 23 возможны дроблени  преобразованной из многолучевого сигнала посылки. Сигнал с выхода фиксатора пол рности 23 поступает на вход инвертора 14. Случайные изменени  за счет шумов знака преобразованной посьшки на выходе фиксатора пол рности 23 аналогичны эффекту дроблени . Эти дроблени  сглаживаютс  (интегрируютс ) с помощью сметчика разности 7 и счетчика-интегратора 8. Наличие обнаружител  22 позвол ет с помощью управл емого ключа 21 отделить имеющиес  сигналы лучей от тех временных участков, где присутствует только щум. В результате существенно уменьщаетс  веро тность по влени  дроблени  на выходе фиксатора пол рности 23 и повышаетс  точность синхронизации, ум:еньша° етс  флюктуационна  составл юща  сигнала5 alarms at the output of the latch polarity 23, fragmentation of the signal converted from a multipath signal is possible. The output signal from the latch of the polarity 23 is fed to the input of the inverter 14. Random changes due to the noise of the sign of the converted reference at the latch of the polarity 23 are similar to the crushing effect. These splittings are smoothed (integrated) using the difference estimator 7 and the integrator counter 8. The presence of the detector 22 makes it possible to separate the available beam signals from those time segments where only the noise is present using the control key 21. As a result, the probability of crushing occurring at the output of latch 23 is significantly reduced, and the synchronization accuracy is improved, mind: The very low fluctuation component of the signal

SU752192276A 1975-11-24 1975-11-24 Binary symbol regenerator SU610313A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752192276A SU610313A1 (en) 1975-11-24 1975-11-24 Binary symbol regenerator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752192276A SU610313A1 (en) 1975-11-24 1975-11-24 Binary symbol regenerator

Publications (1)

Publication Number Publication Date
SU610313A1 true SU610313A1 (en) 1978-06-05

Family

ID=20638169

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752192276A SU610313A1 (en) 1975-11-24 1975-11-24 Binary symbol regenerator

Country Status (1)

Country Link
SU (1) SU610313A1 (en)

Similar Documents

Publication Publication Date Title
US3187262A (en) Detector of phase differences between currents of different frequencies
SU610313A1 (en) Binary symbol regenerator
US3546585A (en) Short duration signal burst frequency meter
SE7602558L (en) SIGNAL PROCESSING CIRCUIT
GB1087870A (en) Improved ionosphere radio sounding system
JPS5680944A (en) Synchronism detecting circuit of digital receiver
SU657658A2 (en) Frequency-coded information receiving arrangement
SU902287A1 (en) Device for measuring clock frequency of pseudorandom sequence
SU801320A1 (en) Audio call receiver
SU995304A2 (en) Phase-amplitude modulated signal band-pass demodulator
SU579648A1 (en) Telemechanical frequency information receiver
RU1841012C (en) Device for identifying chirp signals
SU693115A1 (en) Weak signal detector
SU1684700A1 (en) Analyzer of intensity of pulse interference
SU974596A1 (en) Device for receiving signals through two parallel channels
SU566377A1 (en) Apparatus for synchronization of an m-sequence
SU803111A1 (en) Frequency-modulated signal quality detector
RU2047274C1 (en) Receiver of wide-band signal
SU1339892A1 (en) Device for a-d conversion of narrow-band signals
SU790358A1 (en) Discrete for receiving frequency-modulated signals with large base
JPS5717236A (en) Detector for synchronism
SU571008A1 (en) Frequency manipulated signal detector
SU1659362A1 (en) Dispersion spectrum analyzer
JPS5740716A (en) Fd demodulating circuit
SU402831A1 (en) DEVICE FOR ANALYSIS OF THE FORM OF SINGLE-ELECTRIC ELECTRICAL SIGNALS