SU995302A1

SU995302A1 - Phase-frequency detector

Info

Publication number: SU995302A1
Application number: SU813343165A
Authority: SU
Inventors: Ионас-Гинтаутас Болесловович Балтарагис
Original assignee: Предприятие П/Я В-8574
Priority date: 1981-10-01
Filing date: 1981-10-01
Publication date: 1983-02-07

Description

ни , а следовательно, большое врем вхождени в синхронизм колец ФАПЧ, особенно при больших частотных расстройках .neither, and consequently, a large time of entry into the synchronism of the PLL rings, especially with large frequency mismatches.

Цель изобретени - .увеличение быстродействи частотно-фазового детектора .The purpose of the invention is to increase the speed of the frequency-phase detector.

Указанна цель достигаетс за счет того, что в частотно-фазовый детектор , содержащийпервую и вторую входные клеммы устройства, первый и второй D-триггеры, С-входами подключенные к першам и вторым входным клеммам устройства, а D-входами к источнику логической единицы, третий и четвертый D-триггеры, С-входами подключенные к первым и вторым входным клеммам устройства, а D-BXOдгили - к выходам первого и второго D-триггеров,элемент И-НЕ, входы которого подключены к выходам первою и второго D-триггеров, а выход - к . R -входам первого и второго D-триггеров , первый элемент ИЛИ-НЕ, входы которого подключены к выходам первого и третьего D-триггеров, второй элемент ИЛИ-НЕ, входы которого подключёны к выходам второго и четвертого Dтриггеров , источник тока, подключенный к выходу первого элемента ИЛИНЕ , элемент отвода тока, подключенный к выхбду второго элемента ИЛИ-НЕ, и интегратор, к входу которого подключены соединенные между собой выходы источника тока и элемента отвода тока,а к выходу-выходные клеммы устройства, дополнительно введены п тый и шестой D-триггеры и подключенные к их выходам соответственно второй источник тока и второй элемент отвода тока,выходы которых соединены между собой и подключены к второму входу интегратоpa причем С-вход п того D-триггера co единен с С-входом первого D-триггера, а D-вход - с выходом первого элемента ИЛИ-НЕ, С-вход шестого D-триггера соединен с С-входом второго D-триггера, а D-вход - с выходом второго элемента ИЛИ-НЕ. This goal is achieved due to the fact that the frequency and phase detector containing the first and second input terminals of the device, the first and second D-flip-flops, C-inputs connected to Persh and the second input terminals of the device, and the D-inputs and the fourth D-flip-flops, C-inputs connected to the first and second input terminals of the device, and D-BXOdgili - to the outputs of the first and second D-flip-flops, the element IS-NOT, the inputs of which are connected to the outputs of the first and second D-triggers, and exit - to. R-inputs of the first and second D-flip-flops, the first element OR-NOT, whose inputs are connected to the outputs of the first and third D-flip-flops, the second element OR-NOT, whose inputs are connected to the outputs of the second and fourth D-triggers, the current source connected to the output the first element ILINE, the current diversion element connected to the output of the second element OR NOT, and the integrator, to the input of which the connected outputs of the current source and current diverting element are connected, and the output and output terminals of the device are additionally introduced the fifth and sixth D -tr gages and connected to their outputs, respectively, the second current source and the second current diversion element, the outputs of which are interconnected and connected to the second input of the integrator, with the C input of that D-flip-flop co-connected with the C-input of the first D-flip-flop, and D- the input is with the output of the first element OR NOT, the C-input of the sixth D-flip-flop is connected to the C-input of the second D-flip-flop, and the D-input is connected with the output of the second OR-NOT element.

На фиг. 1 приведена структурна электрическа схема частотно-фазового детектора} на фиг. 2 - времен ные диогрс1ммы,: по сн ющие работу предлагаемого частотно-Фазового детектора.FIG. 1 shows a structural electrical circuit of a frequency phase detector} in FIG. 2 - temporary diagrams, which show the operation of the proposed frequency-phase detector.

. Частотно-Фазовый детектор содержит подключенные к первым и вторым входам 1.И 2 устройства С-входами.первый и второй D-трйггеры 3 и 4, третий и четвертый D-триггеры 5 и 6 соответственно , элемент И-НЕ 7, причем к D-BXO зм первого и второго D-триггеров. 3 и 4 подключен источник логической единицы, а выходы первого и второго D-триггеров 3 и 4 подключены к D-BXOдам соответственно третьего и четвер того D-триггеров 5 и б и к входам эле мента И-НЕ 7, выход которого подключен к входам первого и второго D-TpHr. The frequency-phase detector contains connected to the first and second inputs 1. And 2 devices C-inputs. The first and second D-triggers 3 and 4, the third and fourth D-triggers 5 and 6, respectively, the element AND-NOT 7, and D -BXO zm first and second D-triggers. 3 and 4 are connected to the source of the logical unit, and the outputs of the first and second D-flip-flops 3 and 4 are connected to the D-BXOs of the third and fourth D-flip-flops 5 and 6, respectively, and to the inputs of the AND-NE 7 element, the output of which is connected to the inputs first and second D-TpHr

геров 3 и 4; первый и второй элементы ИЛИ-НЕ 8 и 9, причем входы первого элемента ИЛИ-НЕ 8 подключены к выходам первого и третьего D-триггера 3 и 5, а входа второго элемента ИЛИ-НЕ к выходам второго и четвертого D-триггеров 4 и б, подключенный к выходу первого элемента ИЛИ-НЕ 8 первый .источник 10 токаь и к выходу второго элемента ИЛИ-НЕ 9 - первый элемент 11 отвода тока, выходы которых соединены между собой, подключенный к этой точке своим первым входом интегратор 12, п тый и шестой D-триггеры 13 и 14 и подключенные к их выходс1М соответственно второй источник 15 тока и второй элемент 16 дл , отвода тока/ выходы которых соединены между собой и подключены к второму входу интегратора 12, причем С-вход п того D-триггера 13 соединен с С-входом первого D-триггера, а D-вход с выходом первого элемента ИЛИ-НЕ 8, С-вход шестого D-триггера 14 соединен с входом второго D-триггера, а D-ВХОД - с выходом второго элемента ИЛИ-НЕ 9, выход интегратора 12 подключен к выходным клеммам устройства .geers 3 and 4; the first and second elements OR NOT 8 and 9, and the inputs of the first element OR NOT 8 are connected to the outputs of the first and third D-flip-flops 3 and 5, and the input of the second element OR-NOT to the outputs of the second and fourth D-flip-flops 4 and b connected to the output of the first element OR NOT 8, the first source 10 of the current and to the output of the second element OR NOT 9 is the first element 11 of the current diversion whose outputs are interconnected, connected to this point with its first input: integrator 12, fifth and the sixth D-flip-flops 13 and 14 and connected to their output 1M, respectively, the second source 15 current and the second element 16 for which the current output / outputs are interconnected and connected to the second input of the integrator 12, the C input of the fifth D-flip-flop 13 connected to the C input of the first D-flip-flop, and the D input with the output of the first element OR NO 8, C input of the sixth D-flip-flop 14 is connected to the input of the second D-flip-flop, and D-INPUT - with the output of the second element OR-NO 9, the output of the integrator 12 is connected to the output terminals of the device.

Устройство работает следующим образом .The device works as follows.

Claims

1. US patent 4,156,855, cl. H 03 B 9/04, 1979,

2. US Patent I 4027262, cl. H 03 K 5/20, 1977.