SU553744A1 - Frequency converter to code - Google Patents

Frequency converter to code

Info

Publication number
SU553744A1
SU553744A1 SU2137565A SU2137565A SU553744A1 SU 553744 A1 SU553744 A1 SU 553744A1 SU 2137565 A SU2137565 A SU 2137565A SU 2137565 A SU2137565 A SU 2137565A SU 553744 A1 SU553744 A1 SU 553744A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
frequency
code
unit
Prior art date
Application number
SU2137565A
Other languages
Russian (ru)
Inventor
Анатолий Константинович Костенич
Георгий Онозьевич Паламарюк
Владимир Карлович Стрюцков
Original Assignee
Всесоюзный Научно-Исследовательский Институт Электроэнергетики
Рязанский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный Научно-Исследовательский Институт Электроэнергетики, Рязанский Радиотехнический Институт filed Critical Всесоюзный Научно-Исследовательский Институт Электроэнергетики
Priority to SU2137565A priority Critical patent/SU553744A1/en
Application granted granted Critical
Publication of SU553744A1 publication Critical patent/SU553744A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

(54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД импульсов, соединенный выходом с первым входом блока вьаделе1ш  разности периодов, ко второму входу и одному из выходов которого подключены соответственно выход и первый вход блока формировани  периода частоты сравнени , а к другому выходу - первый вход схемы совпадени , второй вход которой соединен с выходом блока формировани  частоты коррекции, введены два реверсивных счетчика, два преобразовател  кода в частотно-импульсную последовательность, делитель частоты, суммирующе-вычитающий блок, втора  схема совпадени  и схема сборки, причем третий вь1ход блока выделени  разности периодов подключен к первым входам первого и второго реверсивных счетчиков, ко второму входу первого из которых подсоединен выход схемы сборки, к третьему - первый выход второго реверсивного счетчика, а выходь первого реверсивного счетчика соеданены с управл ющими входами первого блока преобразовани  кода в частотно-импульсную последовательность , выход которого подключен ко входу суммирующе-вычигающего блока, другим входом соединенного с одним из выходов делител  частоты, а управл ющим входом - с первым выходом первою реверсивного счетадка, а выходы первого преобразовател  кода в часто но-импульсную последовательность соединены со входами блока формирова1ш  частот коррекции, выходами делител  час готы, вход которого нод1слючен к шине опорной частоты, и входами второго прсобразовател  кода в частотно-импульсную последовательность , выходом подключенного к первому входу схемы сборки, а управл ющими входами - ко вторым выходам второго реверсивного счетчика, вход которого подключен к выходу второй схемы совпадени , один вход которой подключен ко второму выходу блока формировани  частот коррекции , а другой - ко второму выходу блока выделе1ШЯ разности периодов и входу первой схемы совпадени , вь1ход которой соединен со вторым входом схемы сборки. На фиг. 1 показана функциональна  электрическа  схема преобразовател  частоты в код; на фиг. 2 - временна  диаграмма. Преобразователь содержит блок формировани  пр моугольных импульсов 1, блок выделени  разности периодов 2, блок формировани  периода частоты сравнени  3, первую схему совпадени  4, блок формировани  частот коррекции 5, два реверсивных счетчика 6, 7, два преобразовател  кода в частотно-импульсную последовательность 8, 9, делитель частоты 10, суммирующе-вычитающий блок 11, вторую схему совпадени  12, схему сборки 13. Блок 1 служит дл  формировани  пр мозтольных импульсов частотой fх- Блок 2 лыйел ет разность периодов частоты сравнени  (строб ДТ) и один раз в два периода частоты fx формирует сигнал установки начальных условий. Блок 3 формирует сигнал, равный длительности периода обра НОЙ св зи TOC- Блок 4 реализует функцию логичес1 :ого умножени  дл  сигналов блоков 2 и 5. Блок 5 формирует частотно-импульсные последовательности FK и FK, подаваемые на схемы совпаде 01  12 н 4 соответственно. Реверсивные счетчики 6 и 7 подсчитывают входные импульсы. Блоки 8 и 9 преобразуют коды счетчиков 6 и 7 в частотноимпульсные последовательности и F. Блок 10 служит дл  делени  опорной (эталонной) частоты FQ. Блок И - смеситель двух импульсных последовательностей FHOM HF Схемы 12 н 13 реализуют соответственно функции логического умножени  и сложени . Преобразователь, относ щийс  к устройствам замкнутого типа, реатшзует метод сравнени  входной частоты fx и частоты обратной св зи foeРабота устройства может быть проиллюстрирована с помощью упрощенной временной диаграммы фиг. 2. Па верхней диаграмме показаны зависимости дл  вхоДа н выхода преобразовател ; отклонение входной частоты Af/ и пропорциональна  этому отнощенкю величина выходного кода устройства в функции времени t. Ниже соответственно показаны импульс1Ш1е последовательности час гот fx и , последовательность импульсов, определ юща  моменты окончани  формировани  перио; обратной св зи TOO и строб ДТ разности (ериодов входной частоты к частоты обратной св зи. Период TOC частоты обратной св зи формируетс  делением импульсной последовательности Ре|,иолучаемой путем смещивани  в суммпрующевычитающем блоке 11 двух илтульсных последовательностей , частота одной из которых носго нна и равна FHOM KFo, а частота другой пропорциональна коду N Дf. Блок выделени  разности периодов 2 (шредел ет знак разности периодов ДТ дл  управлеш   реверсом счетшков и формирует строба длительностью ДТ (Тх - TOO), в течение которого на входы реверсивных счетчиков 6, 7, поступают частотно-импульсные последовательности FK, FK с блока формировани  частот коррекции 5. Благодар  отрицательной обратной св зи величины кодов Мд N в результате коррекции измен ютс  в сторону, умешшающую рассогласование между сравнительными периодами, и после окончани  переходного процесса при fx foe получаютс  коды Nдf, N пропорциональные соответстве1шо отключению входной частоты Af (fx - fy) и ее производной. В устройстве частота обратной св зи непрерьтно следит за изменением входной частоты, т.е. происходит сравнение близких по величине периодов . Позтому можно не предъ вл ть жестких требований к точности функционального изменени  частот коррекции FK, FK, что значительно упрощает структуру блока формировани  частот коррекции. При этом погрещность преобразовани  сущестBefmo снижаетс .(54) A FREQUENCY CONVERTER IN a pulse code, connected by an output to the first input of a block of period difference, to the second input and one of the outputs of which the output and the first input of the reference period generation unit are connected, and to the other output - the first input of the coincidence circuit, the second the input of which is connected to the output of the correction frequency shaping unit; two reversible counters are introduced, two code converters in the frequency-pulse sequence, a frequency divider, a summing-subtracting unit, the second circuit ma coincidence and assembly scheme, with the third spin of the period difference allocation block connected to the first inputs of the first and second reversible counters, the output of the assembly circuit is connected to the second input of the first one, the first output of the second reversing counter is connected to the third, and the first reversible counter is connected to the control inputs of the first block of the code-to-frequency-pulse sequence conversion, the output of which is connected to the input of the summing-calculating block, another input connected to one of the the frequency converter, and the control input - with the first output of the first reversing counter, and the outputs of the first code converter in the often-pulse sequence are connected to the inputs of the correction frequency shaping unit, the output of the clock divider, whose input is connected to the reference frequency bus, and the inputs of the second The driver of the code in the frequency-pulse sequence, the output connected to the first input of the assembly circuit, and the control inputs to the second outputs of the second reversible counter, the input of which is connected to the output the second coincidence circuit, one input of which is connected to the second output of the correction frequency shaping unit, and the other to the second output of the block distinguishing the period difference and the input of the first coincidence circuit, whose input is connected to the second input of the assembly circuit. FIG. 1 shows the functional electrical circuit of the frequency converter to the code; in fig. 2 - time diagram. The converter contains a block for forming rectangular pulses 1, a block for separating the difference of periods 2, a block for forming a period of the frequency of comparison 3, the first coincidence circuit 4, a block for forming correction frequencies 5, two reversible counters 6, 7, two converters of a code in a pulse-frequency sequence 8, 9, a frequency divider 10, a summing-subtracting unit 11, a second coincidence circuit 12, an assembly circuit 13. Block 1 is used to form desktop pulses with a frequency fx. Block 2 leaks the difference between the reference frequency periods (strobe DT) and dynes bi frequency fx generates initial period setting signal conditions. Block 3 generates a signal equal to the duration of the TOC-TOC-image acquisition period. Block 4 implements the logic1: multiplication function for the signals of blocks 2 and 5. Block 5 generates FK and FK frequency-pulse sequences supplied to the coincident circuit 01 12 n 4, respectively. Reversible counters 6 and 7 count the input pulses. Blocks 8 and 9 convert counter codes 6 and 7 into frequency-pulse sequences and F. Block 10 serves to divide the reference (reference) frequency FQ. The And block - a mixer of two pulse sequences FHOM HF Schemes 12 and 13 implement, respectively, the functions of logical multiplication and addition. The converter related to devices of the closed type recieves the method of comparing the input frequency fx and the feedback frequency of the foe. The operation of the device can be illustrated using the simplified timing diagram of FIG. 2. The upper diagram shows the dependences for the input and output of the converter; the deviation of the input frequency Af / u is proportional to this relative value of the output code of the device as a function of time t. Below, respectively, the pulse pattern of the sequence of hours fx and, the sequence of pulses, which determine the instants of the end of the formation of the period, are shown; TOO feedback and DT difference strobe (periods of the input frequency to the feedback frequency. The TOC frequency of the feedback frequency is formed by dividing the pulsed sequence Pe | FHOM KFo, and the frequency is differently proportional to the N Df code. The period difference difference block 2 (determines the sign of the difference between the periods of the DT for controlling the reverse of the counters and forms a strobe of the duration DT (Tx - TOO), during which Ods of reversible counters 6, 7, receive frequency-pulse sequences FK, FK from correction frequency shaping unit 5. Due to negative feedback, the values of MD n codes change as a result of correction in the direction that the mismatch between comparative periods is when fx foe, Ndf, N codes are obtained proportional to the corresponding disconnection of the input frequency Af (fx - fy) and its derivative. In the device, the feedback frequency continuously monitors the change in the input frequency, i.e. there is a comparison of similar periods. Therefore, it is possible not to impose strict requirements on the accuracy of the functional change in the correction frequency FK, FK, which greatly simplifies the structure of the correction frequency shaping unit. At the same time, the convergence of the transformation of the existingBmomo is reduced.

Сказанное иллюстрируетс  на временной диаграмме фнг. 4. где | - погрешность намерени  величин Af в интервале времени первой коррекции, а 6} - погрешность измерени  после второй коррекции (бз «0).This is illustrated in the FGN timing diagram. 4. where | - the intention error of the values of Af in the time interval of the first correction, and 6} the measurement error after the second correction (bz "0).

Следует отметить, что величины частот FKI FK определ ют врем  переходного процесса, по окончании которого при скачкообразном или линейно измен ющемс  во времега; входном сигнале преобра1 ователь отрабать}вает коды Рд| и N с точностью , определ емой значением частоты FO, и точностью формнрова1ш  строба ЛТ.It should be noted that the magnitudes of the FKI FK frequencies determine the time of the transition process, after which, when it jumps or varies linearly with time; input converter converts} RD codes | and N with an accuracy determined by the value of the frequency FO, and the accuracy of the form of the RT gate.

Ус1р(жство имеет второй пор док астатизма и, следовательно, минимальное врем  переходного процесса, равное двум коррекци м (четырем пе риодам входной частоты).The device has a second order of astatism and, therefore, the minimum transition time equal to two corrections (four periods of the input frequency).

Claims (1)

Формула изобретени Invention Formula Преобразователь частоты в код, содержащий блок формировани  имлул1 сов, соединенный выходом с первым входом блока выделени  разности периодов, ко второму входу и одному из выходов которого подключены соответственно выход и первый вход блока формировани  периода частоты сравнени , а к другому выходу-первый вход схемы совпадени , второй вход которой соединен с выходом блока формировани  частоты коррекции, о т аичающийс  .тем, что, с целью повыщени  точности преобразовани  и расширени  функциональных возможностей, в него введены пва реверсивных счетчика, два преобразовател  кода в частотно-импульсную последовательность, делитель частоты, суммирующе-вычитающий блок, втора  схема совпадени  и схема сборки, причем трети выход блока выделени  разности периодов подключен к первым входам первого и второго реверсивных счетчиков, ко второму входу первого из которых подсоединен выход схемы сборки, к третьему - первый выход второго реверсивногоA frequency converter in the code containing an emulsion forming unit connected by an output to the first input of a period difference allocating unit, to the second input and one of the outputs of which the output and first input of the comparison frequency period forming unit are connected, and to the other output the first input of the coincidence circuit , the second input of which is connected to the output of the correction frequency shaping unit, i.e. that, in order to increase the accuracy of the conversion and enhancement of the functionality, it is inserted psive counters, two code-converter in the frequency-pulse sequence, a frequency divider, a summing-subtracting unit, a second match circuit and an assembly circuit, and a third of the output of the period difference extraction block is connected to the first inputs of the first and second reversible counters, to the second input of the first one the output of the assembly circuit is connected, to the third - the first output of the second reversible счетчика, а выходы первого реверсивного :счетчика соединены с управл ющими входам.м первого блока преобразовани  кода в частотно-импульсную последовательность , выход которого подключен ко входу суммирующе-вычитающего блока, другимthe counter, and the outputs of the first reversible: counter are connected to the control inputs of the first code-conversion unit in the frequency-pulse sequence, the output of which is connected to the input of the summation-subtraction unit, входом соединенного с одним из выходов делител  частоты, а управл ющим входом - с первым выходом первого реверсивного счетчика, входы первого преобразовател  кода в частотно-импульсную поледовательность соединены со з одами блока формирова1ш  частот коррекции, выходами делител  частоты, вход которого подключен к шине опорной частоты, и кходами второго преобразовател  кода в частотно-импульсную последовательность, выходом подключенного к первому входу схемы сборки, аthe input of the frequency divider connected to one of the outputs, and the control input to the first output of the first reversible counter, the inputs of the first code-to-pulse frequency converter are connected to the terminals of the correction frequency shaping unit, the outputs of the frequency divider whose input is connected to the reference frequency bus , and by means of the second converter of the code in the pulse-frequency sequence, the output connected to the first input of the assembly circuit, and управл ющими входами - ко вторым выходам второго реверсивного счетчика, вход которого подключен к выходу второй схемы соанадени , один вход которой подключен ко в шрому выходу блока ормировани  частот коррекции, а другой - коcontrol inputs to the second outputs of the second reversible counter, the input of which is connected to the output of the second solenoid circuit, one input of which is connected to the auxiliary output of the correction frequency compensation unit, and the other to второму выходу блока выделе ш  разности периодов и входу первой схемы совпадени , выход которой coejuiHeti со вторым входом схемы сборки.the second output of the block is allocated the period differences and the input of the first coincidence circuit, the output of which is coejuiHeti with the second input of the assembly circuit. t5jt5j иг.2ig.2
SU2137565A 1975-05-23 1975-05-23 Frequency converter to code SU553744A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2137565A SU553744A1 (en) 1975-05-23 1975-05-23 Frequency converter to code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2137565A SU553744A1 (en) 1975-05-23 1975-05-23 Frequency converter to code

Publications (1)

Publication Number Publication Date
SU553744A1 true SU553744A1 (en) 1977-04-05

Family

ID=20620504

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2137565A SU553744A1 (en) 1975-05-23 1975-05-23 Frequency converter to code

Country Status (1)

Country Link
SU (1) SU553744A1 (en)

Similar Documents

Publication Publication Date Title
SU553744A1 (en) Frequency converter to code
GB1455565A (en) Anaologue to digital converters
GB1466832A (en) Signal generator
US3048785A (en) Pulse generating and timing circuit for generating paired pulses, one more narrow than the other
SU1437956A1 (en) Variable master generator for thyristor inverter
SU1277141A1 (en) Dividing device
SU898607A1 (en) Converter of pulse-frequency signal sequence to pulse-width sequence
SU783969A1 (en) Single pulse shaping device
SU773917A1 (en) Staircase signal generator
GB1505515A (en) Clock pulse compensation circuit
SU985929A1 (en) Pulse frequency-phase detector
SU935910A1 (en) Pulse dc voltage stabilizer
SU1555839A1 (en) Pulse repetition frequency multiplier
SU744569A1 (en) Frequency multiplier
SU1309303A1 (en) Synchronous pulse repetition frequency divider with 5:1 countdown
SU1352400A1 (en) Phase shift calibrator
SU822373A1 (en) Signal generator
SU1734199A1 (en) Pulse timing device
SU1026283A1 (en) Phase discriminator
SU640315A1 (en) Pulse-frequency differentiator
SU568979A2 (en) Frequency-responsive relay
SU1368983A1 (en) Synchronous frequency divider by 14
SU1003319A1 (en) Device for synchronizing pulses
SU536593A1 (en) Phase lock device
SU851757A1 (en) Pulse synchronizer