SU542992A1 - Logarithmic binary number converter - Google Patents
Logarithmic binary number converterInfo
- Publication number
- SU542992A1 SU542992A1 SU2082909A SU2082909A SU542992A1 SU 542992 A1 SU542992 A1 SU 542992A1 SU 2082909 A SU2082909 A SU 2082909A SU 2082909 A SU2082909 A SU 2082909A SU 542992 A1 SU542992 A1 SU 542992A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- binary number
- number converter
- register
- logarithmic
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
1one
Изобретение относитс к вычислительной и измерительной технике и может быть использовано при создании устройств обработки информации в большом динамическом диапазоне значений сигналов.The invention relates to computing and measuring technology and can be used to create information processing devices in a large dynamic range of signal values.
Известны устройства дл преобразовани двоичных чисел. Одно из известных устройств, содержащее сумматоры, элементы задержки и логические элементы, характеризуетс узким классом решаемых задач 1. Наиболее близким к изобретению техническим решением вл етс логарифмический преобразователь двоичных чисел, содержаш,ий генератор импульсов , соединенный через первый логический элемент И с входом сдвига влево регистра и вычитаюшим входом двоичного счетчика импульсов , информационные выходы которого соединены с дешифратором, причем выхозы дешифратора и старшего разр да регистра соединены через логический элемент ИЛИ с генератором 2. Это устройство характеризуетс решением единственной задачи преобразовани - логарифмировани .Devices for converting binary numbers are known. One of the known devices, containing adders, delay elements and logic elements, is characterized by a narrow class of tasks 1. The closest technical solution to the invention is a logarithmic binary number converter, containing a pulse generator connected through the first logic element AND to the left shift input. register and the subtracting input of a binary pulse counter, the information outputs of which are connected to the decoder, and the outputs of the decoder and high register bits are connected by a black of the OR gate to the generator 2. This device is characterized by the decision of the task of converting a single - logarithm.
Цель изобретени - расширение класса решаемых задач, предусматриваюшее обратную операцию преобразовани - антилогарифмирование . В описываемом преобразователе это достигаетс тем, что в него введены второй и третий логические элементы И, причем выход генератора через второй элемент ИThe purpose of the invention is an extension of the class of tasks to be performed, which envisages the inverse operation of transformation — anti-logarithm. In the described converter, this is achieved by introducing the second and third logical elements AND, the generator output through the second element AND
подключен к суммируюшему входу счетчика и входу сдвига вправо регистра, вхоз старшего разр да которого соединен с выходом третьего элемента И, первый вход которого соединен с первой вхозной управл ющей шиной, вторые входы всех элементов И соединены со второй входной управл ющей шиной.connected to the summing input of the counter and the shift input to the right of the register, the upper-level farm of which is connected to the output of the third element I, the first input of which is connected to the first entrance control bus, the second inputs of all elements AND are connected to the second input control bus.
На чертеже показана функциональна схема описываемого преобразовател .The drawing shows the functional diagram of the described Converter.
Генератор 1 импульсов через логический элемент И 2 соединен с суммирующим входом двоичного счетчика 3 импульсов и входом сдвига вправо регистра 4, а через логический элемент И 5 - с вычитающим входом счетчика 3 и вхозом сдвига влево регистра 4. Нерва входна управл юща шина соединена с единичным входом триггера 6 управлени и через логический элемент И 7 - со входом установки «в езиничное состо ние старшего разр да регистра. Втора входна управл юша шина соединена с пр мыми входами логических элементов 2 и 7, с инверсным входом логического элемента Бис шиной «Сброс. Единичный выход триггера соединен с управл ющим входом генератора, а нулевой вход триггера через логический элемент ИЛИ 8 соединен с дешифратором 9 «нулевого состо ни счетчика 3. Нри операции логарифмировани на логический элемент 5 поступает разрещающий поThe pulse generator 1 is connected through the logical element I 2 to the summing input of the binary counter 3 pulses and the shift input to the right of register 4, and through the logic element I 5 to the subtractive input of counter 3 and the left shift register of the register 4. Nerve the input control bus is connected to the unit the trigger input 6 controls and through the logic element AND 7 - with the installation input "in the single state of the high register bit. The second input control bus is connected to the direct inputs of logic elements 2 and 7, with the inverse input of the logic element Bisbus “Reset. A single trigger output is connected to a generator control input, and a zero trigger input is connected via OR 8 to the decoder 9, the zero state of counter 3. After a logarithm operation, logic 5 arrives at
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082909A SU542992A1 (en) | 1974-12-11 | 1974-12-11 | Logarithmic binary number converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082909A SU542992A1 (en) | 1974-12-11 | 1974-12-11 | Logarithmic binary number converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU542992A1 true SU542992A1 (en) | 1977-01-15 |
Family
ID=20603165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2082909A SU542992A1 (en) | 1974-12-11 | 1974-12-11 | Logarithmic binary number converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU542992A1 (en) |
-
1974
- 1974-12-11 SU SU2082909A patent/SU542992A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1323771A (en) | Digital computing apparatus | |
SU542992A1 (en) | Logarithmic binary number converter | |
US3590231A (en) | Digital signal generator using digital differential analyzer techniques | |
SU928354A1 (en) | Frequency multiplier | |
GB942219A (en) | Improvements in or relating to digital electrical calculating apparatus | |
SU473181A1 (en) | Device for comparing binary numbers | |
SU590767A1 (en) | Pulse-frequency functional converter | |
SU1383346A1 (en) | Logarithmic converter | |
SU742912A1 (en) | Wolsh function generator | |
SU435523A1 (en) | DEVICE DEVELOPMENT | |
SU548870A1 (en) | Multi-input ternary incrementing adder | |
SU549802A1 (en) | Parallel binary code to pulse-pulse code converter | |
SU568051A1 (en) | Device for raising to the second power | |
SU729587A1 (en) | Multiplier | |
SU913367A1 (en) | Device for comparing binary numbers | |
SU424144A1 (en) | DIFFERENTIATING DEVICE | |
SU1108441A1 (en) | Digital function generator | |
SU624371A1 (en) | Frequency divider with any integer-number division factor | |
SU960836A1 (en) | Function generator | |
SU482888A1 (en) | Voltage converter in self-monitoring code | |
SU396692A1 (en) | POSSIBLE DEVICE | |
SU364094A1 (en) | DIFFERENCE-DISCRETE MODULATOR | |
SU754441A1 (en) | Logarithmic analogue -digital converter | |
SU435524A1 (en) | POSSIBLE-PERFORMANCE DEVICE | |
SU413477A1 (en) |