SU541163A1

SU541163A1 - Parallel binary code converter

Info

Publication number: SU541163A1
Application number: SU2008037A
Authority: SU
Inventors: Аркадий Ефимович Авраменко; Юрий Константинович Ахапкин
Original assignee: Институт биологической физики АН СССР
Priority date: 1974-03-26
Filing date: 1974-03-26
Publication date: 1976-12-30

Description

разр да выходного регистра, пр мые и инверсные выходы которого подсоединены к первой группе входов дев того элемента И, выходом св занного с управл ющим входом генератора импульсов, а втора группа входов подключена к пр мым и инверсным выходам входного регистра, установочные входы которого соединены с соответствующими входами выходного регистра, Счетчика и управл ющими входами с первого по восьмой элементов И и выходом блока управлени . Информационные входы входного регистра подключены к входным шинам, а выходы счетчика и выходного регистра соединены соответственно с первой и второй группами выходных шин.the output register, the direct and inverse outputs of which are connected to the first group of inputs of the ninth element I, the output connected to the control input of the pulse generator, and the second group of inputs connected to the direct and inverse outputs of the input register, the setup inputs of which are connected to the corresponding inputs of the output register, the Counter, and the control inputs from the first to the eighth AND elements and the output of the control unit. The information inputs of the input register are connected to the input buses, and the outputs of the counter and output register are connected respectively to the first and second groups of output buses.

На чертеже представлен двухразр дный преобразователь параллельных двоичных кодов .The drawing shows a two-bit parallel binary code converter.

Преобразователь содержит элементы И 1 -The converter contains elements And 1 -

9,управл ющие элементы И 10-13, блок 14 управлени , элементы ИЛИ 15, 16, двухразр дный счетчик 17, входной двухразр дный регистр 18, выходной двухразр дный регистр 19 и генератор 20 импульсов.9, control elements AND 10-13, control block 14, elements OR 15, 16, a two-bit counter 17, an input two-bit register 18, an output two-bit register 19, and a pulse generator 20.

Двухразр дные (п 2) кодовые комбинации 00, 01, 10, И преобразуютс в устройстве в двухразр дные ) кодовые комбинацииTwo-bit (p 2) code combinations 00, 01, 10, And are converted in the device into two-bit code combinations

10,00, И, 01 соответственно и наоборот. Устройство работает следующим образом. При преобразовании «-разр дного кода в10.00, And, 01 respectively and vice versa. The device works as follows. When converting "-disk code to

р-разр дный п разр дов исходного кода занос тс во входной регистр 18. Потенциалы пр мых и инверсных выходов регистра 18 поступают на п-входовые управл ющие элементы И 10-13 через элементы И 2, 4, i6, 8, открытые блоком 14 управлени . В случае совладени единичных потенциалов на п входах управл ющих элементов И 10-13 устанавливаютс в единичное состо ние те разр ды выходного регистра 19, информационные входы которых через элементы ИЛИ соединены с выходом того управл ющего элемента И, на котором произошло совпадение потенциалов. Остальные разр ды регистра 19 остаютс в нулевом состо нии. Если, например, на входной регистр 18 поступает код 10, то единичный потенциал по вл етс на выходах элементов И 2 и 8, затем на выходах управл ющих элементов И 10, 12, 13 и устанавливает на выходе регистра 19 код И.The p-bit p bits of the source code are entered into the input register 18. The potentials of the forward and inverse outputs of the register 18 are fed to the p-input control elements AND 10-13 through the elements 2, 4, i6, 8, opened by block 14 management In the case of co-ordination of unit potentials, at the inputs of the control elements AND 10-13, those bits of the output register 19 are set to one, the information inputs of which through the OR elements are connected to the output of the control element AND at which the potentials coincide. The remaining bits of register 19 remain in the zero state. If, for example, code 10 arrives at the input register 18, then a single potential appears at the outputs of elements AND 2 and 8, then at the outputs of control elements AND 10, 12, 13 and sets the output of register 19 to code I.

При обратном преобразовании р-разр дный код также заноситс во входной регистр 18. Однако в этом случае на входы управл ющих элементов И 10-13 поступают потенциалы не с выходов регистра 18, а с пр мых и инверсных выходов счетчика 17 через элементы И 1, 3, 5, 7, открытые блоком 14 унравлени .In the inverse transformation, the p-bit code is also entered into the input register 18. However, in this case, the inputs of the control elements I 10-13 receive the potentials not from the outputs of the register 18, but from the forward and inverse outputs of the counter 17 through the elements I 1, 3, 5, 7, opened by block 14.

После занесени р-разр дного кода во входной регистр 18, содержимое п-разр дного счетчика 17 начинает измен тьс на «1 по каждому импульсу, поступающему на вход счетчика с генератора 20. После каждой модификации счетчика на «1 осуществл етс преобразование л-разр дного кода счетчика в р-разр дный код ПО рассмотренному алгоритму с той лишь разницей,, что на входы- управ-, л ющих элементов И поступают потенциалы с выходов счетчика через элементы И 1, 3, 5, 7. После каждого преобразовани After entering the p-bit code into the input register 18, the contents of the n-bit counter 17 begins to change to "1 for each pulse received at the input of the counter from the generator 20. After each modification of the counter to" 1, the l-bit is converted of the counter code into the p-bit software code of the considered algorithm with the only difference is that the potentials from the counter outputs go through the elements I, 3, 5, 7 to the inputs of the control and output elements.

элемент И 9 анализирует коды в регистрах 18, 19 на совпадение. Если коды не совпадают, генератор 20 продолжает добавл ть «1 к содержимому счетчика 17, после очередного преобразовани вновь сравниваютс коды элементом И 9 и так до тех пор, пока коды в регистрах 18, 19 не совпадут, после чего элемент И 9 вырабатывает сигнал останова генератора 20. На счетчике 17 фиксируетс п-разр дный код, соответствующий прин тому р-разр дному коду. Блок 14 управлени производит начальную установку счетчика 17, а также входного и выходного регистров перед каждым преобразованием.element And 9 analyzes the codes in registers 18, 19 for a match. If the codes do not match, generator 20 continues to add "1 to the contents of counter 17, after the next conversion, the codes are compared again by AND 9 and so on until the codes in registers 18, 19 match, after which AND 9 produces a stop signal generator 20. On the counter 17, an n-bit code is recorded, corresponding to the received p-bit code. The control unit 14 performs the initial installation of the counter 17, as well as the input and output registers before each conversion.

Предложенна схема двустороннего преобразовател кодов эффективно использует оборудование, причем коэффициент эффективности использовани оборудовани ЗНачительно возрастает при преобразовании многоразр дных кодов за счет того, что оно содержитThe proposed two-way code converter makes efficient use of equipment, and the equipment utilization efficiency factor increases dramatically when converting multi-digit codes due to the fact that it contains

только управл ющих элементов И, в то врем как известное устройство имеет подобных элемента, а та-кже 2 элемента с двусторонней проводимостью.only control elements AND, while the known device has similar elements, and also 2 elements with two-sided conductivity.

30thirty

Claims

1.Avt. St. No. 327474, cl. G 06F 5/02, 1971.

2. Avt. St. No. 344436, cl. G 06F. 5/02, 1972.

R

13

g;

ff

ten

1 / TV W / | hG / V

44-1j - I

13