SU432675A1

SU432675A1 - VOLTAGE CONVERTER TO CODE

Info

Publication number: SU432675A1
Application number: SU1801057A
Authority: SU
Inventors: В. К. Шмидт В. Э. Балтрашевич
Original assignee: имени В. И. Уль нова Ленина
Priority date: 1972-06-21
Filing date: 1972-06-21
Publication date: 1974-06-15

Description

1one

Изобретение относитс к области вычислительной техники. Преобразователь может использоватьс дл ггреобразовани напр жени в код с нлавающей зап той.This invention relates to the field of computing. The converter can be used to convert the voltage into a floating-point code.

Известен преобразователь напр жени в код, содержащий схему сравнени , соединенную с выходом источника преобразуемого напр жени и преобразовател кода в напр жение , к которому подключен источник опорного напр жени , логическую схему с распределителем импульсов, регистр пор дка, соединенный с дешифратором, регистр мантиссы. В таком преобразователе нерационально используютс информационные разр ды и нецелесообразно завышено врем на преобразование.A voltage converter into a code is known that contains a comparison circuit connected to the output of the source of the voltage to be converted and a converter to code to a voltage to which the source of the reference voltage is connected, a logic circuit with a pulse distributor, a register connected to the decoder, a mantissa register. In such a converter, information bits are not efficiently used, and the time for conversion is inexpediently overestimated.

Предлагаемый преобразователь отличаетс от известного тем, что в цел х повышени быстродействи в него введена схема сдвига разр дов, один вход которой подключен к выходу дешифратора, другой - к выходу регистра мантиссы, а выход соединен с цифровыми входами преобразовател кода в напр жение .The proposed converter differs from the well-known fact that, in order to improve speed, a bit shift circuit is introduced in it, one input of which is connected to the output of the decoder, the other to the output of the mantissa register, and the output connected to the digital inputs of the code-to-voltage converter.

На чертеже показана функциональна блок-схема предлагаемого преобразовател .The drawing shows a functional block diagram of the proposed Converter.

Схема / сравнени преобразовател соединена с источником 2 преобразуемого напр жени и с выходом преобразовател 3 кода в нагр жение (ПКН), к которому подключен источник 4 опорного напр жени . Выход схемыThe circuit / comparison of the converter is connected to the source 2 of the voltage to be converted and to the output of the converter 3 codes to voltage (PCN), to which the source 4 of the reference voltage is connected. Circuit output

сравнени соединен с логической схемой 5, св зываюшей выход распределител 6 пмпульсов с входамп регистров 7 пор дка и 8 мантиссы . Логическа схе.ма и распределительComparison is connected to the logic circuit 5, which connects the output of the distributor of 6 pulses to the input registers of the 7th order and 8 mantissa. Logical scheme and distributor

импульсов предназначены дл обеспечени «еразр дного метода работы. Выходы регистра пор дка соединены с входом дешифратора 9, выход которого подключен к входу схемы 10 сдвига разр дов. Второй вход схемы 10 соединен с выходами регистра мантиссы . Выходы схемы 10 подключены к цифровым входам ПКН. Триггер старшего разр да регистра мантиссы, значение которого посто нно равно «1, исключен.pulses are designed to provide a “fuzzy” method of operation. The outputs of the register are connected to the input of the decoder 9, the output of which is connected to the input of the bit offset circuit 10. The second input of the circuit 10 is connected to the outputs of the register mantissa. The outputs of the circuit 10 are connected to the digital inputs PKN. The trigger of the older bit of the mantissa register, the value of which is constantly equal to “1, is excluded.

Устройство работает следуюш.им образом. С приходом преобразуемого напр жени на схему сравнени в регистре пор дка устанавливаетс код 10, который преобразуетс дешифратором. С помош,ью схемы сдвигаThe device works in the following way. With the arrival of the convertible voltage on the comparison circuit, a code 10 is set in the order register, which is converted by the decoder. With the help of the shift scheme

0 разр дов код мантиссы 1000 подаетс на цифровые входы со 2-го по 5-ый разр д ПКН, в результате чего на цифровом в.ходе ПКН по вл етс код 0100000. В завнси.мости от результата сравнени во втором такте в регистре пор дка устанавливаетс код либо 01, либо 11, в зависимости от чего на цифровой в.ход ПКН подаетс код либо 0010000, либо 1000000 п т. д., по поразр дному методу определ ютс значени разр дов пор дка, ко0 торые с помощью деш1 1фратора определ ютThe 0 bits of the mantissa code 1000 are fed to the digital inputs from the 2nd to the 5th bits of the PDS, resulting in the digital code 0100000 appearing on the digital input of the PKN. The result of the comparison result in the second clock in the pore register is If the code is set to either 01 or 11, depending on which code is either 0010000 or 1000000 n., the values of the order of the bit are calculated using a bitwise method determine

место полключени разр дов мантиссы к цифровому входу ПКН. Далее обычным иоразр дным методом онредел ютс значени разр дов регистра мантиссы.the place where the mantissa bits are connected to the PKN digital input. Then, the digits of the mantissa register are determined by the usual discharge method.

Предмет изобретени Subject invention

Преобразователь напр жени в код, содержащий схему сравнени , соединенную с выходом источника преобразуемого папр жени и преобразовател кода в напр жение, к которому подключен источник опорного напр жени , логическую схему с распределителем импульсов, регистр пор дка, соединенный с дешифратором, регистр мантиссы, отличающийс тем, что, с целью повышени быстродействи , в него введена схема сдвига разр дов , один вход которой подключен к выходу дешифратора, другой - к выходу регистра мантиссы, а выход соединен с цифровыми входами преобразовател кода в напр жение.Voltage converter in the code containing a comparison circuit connected to the output of the source of the converted converter and converter of the code to the voltage to which the source of the reference voltage is connected, a logic circuit with a pulse distributor, a register of the order connected to the decoder, a mantissa register different by the fact that, in order to increase speed, a bit shift scheme was introduced into it, one input of which is connected to the output of the decoder, another - to the output of the mantissa register, and the output connected to digital inputs code generator to voltage.