SU529563A1 - Цифровой многоустойчивый элемент - Google Patents
Цифровой многоустойчивый элементInfo
- Publication number
- SU529563A1 SU529563A1 SU2136598A SU2136598A SU529563A1 SU 529563 A1 SU529563 A1 SU 529563A1 SU 2136598 A SU2136598 A SU 2136598A SU 2136598 A SU2136598 A SU 2136598A SU 529563 A1 SU529563 A1 SU 529563A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- digital
- comparator
- capacitors
- input
- Prior art date
Links
Landscapes
- Arc Welding Control (AREA)
Description
изобретение относитс к радаотех1шке и может быть использовано в устройствах вычислительной техники. Известен цифровой многоустойчнвый элемент, содержащий последовательно соединенные делитель- ограничитель, накопитель, зар дный вход которого соединен с выходом усилител -ограничител , транзисторный компаратор, соеш{не1шый базой с выходом накопител , а коллектором - с входом злеме1гга задержки, разр дное устройство, выход которого соединен с разр дным входом накопител , источник напр жени компарацил 1. Однако этот элемент имеет срав1 ительно невысокую надежность и узкие фукниональные возможности . Цель изобретени - повышение надеха{ости и расширение функциональных возможностей элемента . Дл этого в цифровом многоустойчивом эле менте между эммитером транзисторного компаратора и источником напр жени комшрации дополнительно введены последовательно соединенные п-транзисторных компараторов, п-элементов задержки и п-разр дных устройств. Эмиттер каждого П1-юдыдущего транзисторного компаратора соединен с базой каждого последующего , к базе каждого транзисторного компаратора подсоединен дополнительный конденсатор. На чертеже изображена структурна электрическа схема цифрового многоустойчивого элемента Он содержит последовательно соединенные усилитель-ограничитель 1, накопитель 2, зар дный вход которого соединен с выходом усилител -ог раничител 1, транзисторный компаратор 3, соединенный базой с выходом накопител 2, а коллектором - с входом элемента задержки 4, разр дное устройство 5, выход которого соединен с разр д ным входом накопител 2, источник напр жени компарации 6. Между эмиттером компаратора 3 и источником напр жени компарации 6 включены п последовательных цепей, состо щих из последовательно соединенных компараторов 7-1 - 7-п ,элементов задержки - S-n и разр дных устройств соответственно. Входы разр дных устройств - 9-п соеди нены с входами компараторов - 7-п,к базам которых подключены конденсаторы 10 - , соответственно. Выходы разр дных устройств 5,
- подключены к выходам 11 и соответственно.
Цифровой многоустойчивый элемент работает следующим образом.
Пусть в исходном состо нии все конденсаторы разр жены до нул . Напр жение на выходе источника напр жени компарании 6 установлено на уровне, расположенном между значени ми соответствующих заданных уровней.
В момент постунлени первого счетного импульса на вход 13 или 14 напр жение на выходе накопител 2 дискретно увеличиваетс до некото рой величины Д и. При этом в схеме протекают следующие процессы. Открьшаетс компаратор 3 и (Запускает элемент задержки 4. Одновременно начинаетс заргщ конденсатора через компаратор 3. В результате зар да конденсатора открываетс компаратор и запускает элемент задержки . Начинаетс зар д конденсатора 10-2 через компаратор 7-1. Итак далее.
Комнаратор останетс закрытым, так как по прин тым начальным услови м к его эмиттеру приложен З1.:1|фающий потенциал источника напр жени компарации 6.
Так как коэффициент передачи транзисторных компараторов от базы к эмиттеру близок к единице , зар д конденсаторов 10-1 - происходит до напр жени , приблизительно равного AU. Задним фронтом импульсов элементов задержки 4, ,S 8(п-1).- запускаютс соответственно разр дные устройства 5, - 9-(п-1) и разр жают конденсаторы 10-1 - lO-(n-l) приблизительно до нул , а напр жете на конденсаторе равно ли.
В момент поступлени второго счетного импульса все описанные процессы повтор ютс , за исключением того, что KONmapaTop 7(п-1) как и компаратор 7-п остаетс закрытым. Таким образом , к моменту постугшегш третьего счетного импульса до напр жени , равного д U оказываютс зар женными конденсаторы 10(п-1) и . Остальные конденсаторы разр жены до нул . Последовательным отключением компараторов
конденсаторы - оказьшатотс зар женными до напр жени А U. За врем следующего цикла конденсаторы - зар жаютс до напр жени , равного 2 U . И так далее,пока они не зар д тс до требуемого напр жени ,, заданного источником напр жени компарации 6. Дл установки схемы в исходное состо ние необходимо подать короткий импульс на вход 15 разр дного устройства .
Перевод многоустойчивого элемента в исходное состо ние можно осуществить импульсом,подаваемым на один из входов у жлител -ограничител 1 после того, как все конденсаторы 10-1 - будут зар жены до требуемого напр жени ,
Claims (1)
1. Авт. св. СССР № 330556, М. Кл Н 03 К 29/00, 24.11.72 (прототип).
7- rtIj
V
Чл-r/
5-М|
Э(п.-1}
/2-/t
-У
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2136598A SU529563A1 (ru) | 1975-05-23 | 1975-05-23 | Цифровой многоустойчивый элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2136598A SU529563A1 (ru) | 1975-05-23 | 1975-05-23 | Цифровой многоустойчивый элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU529563A1 true SU529563A1 (ru) | 1976-09-25 |
Family
ID=20620228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2136598A SU529563A1 (ru) | 1975-05-23 | 1975-05-23 | Цифровой многоустойчивый элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU529563A1 (ru) |
-
1975
- 1975-05-23 SU SU2136598A patent/SU529563A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3622987A (en) | Count comparison circuit | |
US3609329A (en) | Threshold logic for integrated full adder and the like | |
SU529563A1 (ru) | Цифровой многоустойчивый элемент | |
US3282632A (en) | Capacitor firing circuit with automatic reset | |
US3631468A (en) | Analog to digital converter | |
US4117476A (en) | Digital-to-analog converter | |
US3207923A (en) | Storage counter | |
UST955006I4 (en) | Delay circuits using negative resistance CMOS circuits | |
US3787738A (en) | Pulse producing circuit | |
US4034242A (en) | Logic circuits and on-chip four phase FET clock generator made therefrom | |
US4049978A (en) | MOS high current drive circuit | |
SU1529424A1 (ru) | Устройство дл задержки импульсов | |
JPH01200720A (ja) | アナログカウンタ回路 | |
US3484618A (en) | Voltage sequencer | |
JP2775822B2 (ja) | インバータのオンディレイ回路 | |
JPS5951783B2 (ja) | プログラマブル・ダウンカウンタ | |
SU573884A1 (ru) | Логический элемент "не" | |
SU1112572A1 (ru) | Кольцевое пересчетное устройство | |
SU830650A1 (ru) | Счетчик импульсов | |
RU1777234C (ru) | Устройство дл зар да емкостного накопител | |
SU552705A1 (ru) | Счетчик импульсов на мдп-транзисторах | |
SU389617A1 (ru) | Ждущий мультивибратор | |
SU1083353A1 (ru) | Устройство дл задержки импульсов | |
SU894876A1 (ru) | N-разр дный двоичный счетчик | |
GB1262624A (en) | Improvements in and relating to pulse generators |