SU894876A1 - N-разр дный двоичный счетчик - Google Patents
N-разр дный двоичный счетчик Download PDFInfo
- Publication number
- SU894876A1 SU894876A1 SU792882415A SU2882415A SU894876A1 SU 894876 A1 SU894876 A1 SU 894876A1 SU 792882415 A SU792882415 A SU 792882415A SU 2882415 A SU2882415 A SU 2882415A SU 894876 A1 SU894876 A1 SU 894876A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- output
- additional
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
; Изобретение относитс к устройст вам импульсной техники и может быть использовано при построении измерительных приборов и узлов цифровой вычислительной техники.
Известен двоичный счетчик, содержащий счетных вход и п разр дов , каждый из которых содержит RSтриггер на логических элементах И-НЕ(ИЛИ-НЕ), и три логических элемента И-НЕ(ИЛИ-НЕ), кроме того, празр д содержит четвертый элемент И-НЕ{ИЛИ-НЕ), причем выход первого элемента каждого разр да соединен с S-входом триггера и входом третьего элемента этого разр да, R-входами триггеров и входами первых элементов предшествующих разр дов, выход второго элемента каждого разр да, кроме п-го, соединен со входами первого и третьего элементов последующего разр да, выход второго элемента п-го разр да соединен со входом четвертого элемента пгго разр да, выход третьего элемента каждого разр да соединен со входами первого и второго элементов этого разр да, выход четвертого элемента п-го разр да соединен с R-входами триггеров и входами первых элементов всех разр дов.
а счетный вход соединен со входами первых элементов всех разр дов и четвертого элемента п-го разр да l. Недостатком этого двоичного счетчика вл етс сравнительно низкое быстродействие.
Известен также N-разр дный двоичный счетчик, содержащий N RS-триггеров , многоустойчивый элемент и
10 дополнительных элементов И-НЕ(ИЛИ-НЕ), каждый RS-триггер содержит первый и второй элементы И-НЕ.(ИЛИ-НЕ) , входы которых соединены с выходами соответственно второго и первого элементов И-НЕ(ИЛИ-НЕ) того же RS-триггера, многоустойчивый элемент содержит N-H вспомогательных элементов И-НЕ(ИЛИ-НЕ), выход каждого из которых соединен с
20 входами всех остальных вспомогательных элементов И-НЕ(ИЛИ-НЕ), выход каждого i-oro вспомогательного элемента И-НЕ(ИЛИ-НЕ) соединен с входом первого элемента И-НЕ(ИЛИ-НЕ)
25 i-oro RS-триггера и входами вторых элементов И-НЕ(ИЛИ-НЕ) предьщущих RS-триггеров, входы вспомогательных элементов И-НЕ(ИЛИ-НЕ) соединены с входом N-разр дного двоичного счетчика, выход второго элемента И-НЕ(ИЛИ-НЕ) каждого i-его RS-триггера соединен с входом i-ог дополнительного элемента И-НЕ(ИЛИ-Н а выход первого элемента И-НЕ(ИЛИ-Н N-oro разр да соединен с входом N ого дополнительного элемента И-НЕ(ИЛИ-НЕ)2. Недостатком этого N-разр дного двоичного счетчика вл етс орав-- нительно низкое быстродействие. Цель изобретени - повьзшение быс родействи . Поставленна цель достигаетс те что в N-разр дном двоичном счетчике содержащем N RS-триггеров, многоустойчивый элемент и Nd-1 дополнител ных элементов И-НЕ (ИЛИ-НК), каждый RS-триггер содержит первый и второй элементы Й-НЕ{ИЛИ-НЕ), входы которы соединены с выходами соответственно второго и первого элементов И-НЕ(ИЛЙ-НЕ) того же RS-триггера, многоустойчивый элемент содержит N 1 вспомогательных элементов И-НЕ{ИЛИ-НЕ), выход каждого из кото рьах соединен с входами всех остальных вспомогательных элементов И-НЕ(ИЛИ-НЕ), выход каждого i-oro вспомогательного элемента И-НЕ(ИЛИсоединен с входом первого элемента И-НЕ(ИЛИ-«Е) i-oro RS-триггера и входами вторых элементов И-НЕ(ИЛИ-Н предыдущих RS-триггеров, входы вспо могательных элементов И-НЕ(ИЛИ-НЕ) соединены с входом М-разр дного , двоичного счетчика, выход второго элемента И-НЕ(ИЛИ-НЕ) каждого 1-ог RS-триггера соединен с входом i-oro дополнительного элемента И-НЕ(ИЛИ-Н а выход первогб элемента И-НЕ(ИЛИ-Н Н-ого разр да соединен с входом N4-1-ого дополнительного элемента И-НЕ(ИЛИ-НЕ), выход каждого i-oro дополнительного элемента И-НЕ(ИЛИ-Н соединен с входами всех вспомогател ных элементов И-НЕ(ИЛИ-НЕ).кроме I -ого,выход каждого i -ого вспомогательного элемента И-НЕ (ИЛИ-НЕ) соединен с вхрдами всех дополнительных элементов Й-НЕ(Ш1И-НЁ),кроме 1-ого, а выход первого элемента И-НЕ(ИЛИ-НЕ) каждого 1-ого RS-триггера соединен с входами дополнительных логических элементов И-НЕ(ИЛИ-НЕ), начина с . На чертеже показана структурна схема первых трех разр дов N-разр дного двоичного счетчика. Двоичный счетчик содержит RS-три геры 1-3, многоустойчивый элемент 4 и четыре дополнительных элемента 5-8 И-НЕ(ИЛИ-НЕ), каждый Re-триггер содержит первый 9 и второй 10 элеме 5ты И-НЕ (ИЛИ-НЕ) , входы которых соединены с выходами соответственно второго 10 первого 9 элементов И-НЕ(ИЛИ-НЕ)того же RS-триггера, многоустойчивый элемент содержит четыре вспомогательных элемента 1114 И-НЕ(ИЛИ-НЕ), выход каждого из которых соединен с входами всех остальных вспомогательных элементов И-НЕ(ИЛИ-НЕ), выход каждого f-oro вспомогательного элемента И-НЕ(ИЛИ-НЕ) соединен с входом первого элемента И-НЕ(ИЛИ-НЕ)-ого RS-триггера и входами вторых 10 элементов И-НЕ(ИЛИ-НЕ) преднцущих RS-триггеров, входы вспомогательных элементов 11-14 И-НЕ(ИЛИ-НЕ) соединены с входом 15 двоичного счетчика, а выход второго элемента 10 И-НЕ(ЙЛИ-НЕ) каждого i-oro RS-триггера соединен с входом i-oro дополнительного элемента И-НЕ (иЛИ-Нв) а выход первого элемента 9 И-НЕ (ИЛИ-НЕ) последнего разр да соедин.ен с входом посладнего дополнительного элемента И-НЕ(ИЛИ-НЕ), выход каждого i.-roro дополнительного элемента И-НЕ(ИЛИ-НЕ) соединен с входами всех вспомогательных элементов И-НЕ (ИЛИ-НЕ), кроме С-ого, выход каждого i-ого вспомогательного элемента И-НЕ (ИЛИ-НЕ) соединен с входами всех дополнительных элементов И-НЕ(ИЛИ-НЕ), кроме 1-ого, а выход первого элемента И-НЕ(ИЛИ-НЕ) каждого {-ого RS-триггера соединен с входами дополнительных логических элементов И-НЕ(ИЛИ-НЕ), начина с t-1-ого. Двоичный счетчик работает следующим образом. При состо нии логического нул на входе 15 в зависимости от состо ни RS-триггеров 1,2 или 3 один из элементов 5-8 установлен в нулевое логическое состо ние, а все остальные установлены в состо ние логической единицы. Так, если элемент 10 И-НЕ() первого RS-триггера установлен в состо ние.логического нул , а в единичное состо ние установлен элемент 5 И-НЕ(ИЛИ-НЕ). Фронт счетного импульса на входе 15 вызывает переключение в нулевое логическое состо ние одного из элементов 11-14 И-НЁ(ИЛИ-НЕ), после чего происходит перек; очение RS-триггеров разр дов таким образом, что в единичное состо ние устанавливаетс RS-триггер соответствующего разр да, а все RS-триггеры младших разр дов устанавливгиотс в состо ние логического нул . Затем один из элементов 5-8 И-НЕ(ИЛИ-НЕ) переключаетс из нулевого логического состо ни в единичное. Срез счетного импульса на входе 15 вызывает переключение из состо ни логического нул в состо ние логической единицы одного из элементов 11-14 И-НЕ(ИЛИ-НЕ), после чего устанавливаетс состо ние логического нул на выходе одного из элементов 5-7 или 14 И-НЕ(ИЛИ-НЕ) Дсшее процесс счета повтор етс аналогичнЕлм образом.
Claims (1)
- Формула изобретенияN-разрядный двоичный счетчик, содержащий N RS-триггеров, многоустойчивый элемент и N+1 дополнительных элементов И-НЕ(ИЛИ-НЕ), каждый RSтриггер содержит первый и второй эле- 15 менты И-НЕ(ИЛИ-НЕ), входы которых соединены с выходами соответственно второго и первого элементов И-НЕ (ИЛИ-НЕ) того же RS-триггера, многоустойчивый элемент содержит N+1 20 вспомогательных элементов И-НЕ(ИЛИ-НЕ) выход каждого из которых сое-, динен с входами всех остальных вспомогательных элементов И-НЕ(ИЛИ-НЕ), выход каждого i-ого вспомогательно- 25 го элемей^са И-НЕ(ИЛИ-НЕ) соединен с входом первого элемента И-НЕ(ИЛИ-НЕ)1-ого RS-триггера и входами вторых элементов И-НЕ(ИЛИ-НЕ) предыдущих RS-триггеров, входы вспомогательных элементов И-НЕ(ИЛИ-НЕ) соединены с входом N-разрядного двоичного счет чика, выход второго элемента И-НЕ (ИЛИ-НЕ) каждого 1-ого RS-триггера соединен с входом i-oro дополнительного элемента И-НЕ(ИЛИ-НЕ), а выход первого элемента И-НЕ(ИЛИ-НЕ) N-ого разряда соединен с входом N+1 -ого дополнительного элемента И-НЕ(ИЛИ-НЕ), отличающийся тем, что, с целью повышения быстродействия, выход каждого i-ого дополнительного элемента И-НЕ(ИЛИ-НЕ) соединен с входами всех вспомогательных элементов И-НЕ(ИЛИ-НЕ), кроме i-oro, выход каждого i-oro вспомогательного элемента И-НЕ(ИЛИ-НЕ) соединен с входами всех дополнительных элементов И-НЕ(ИЛИ-НЕ), кроме 1-ого, а выход первого элемента И-НЕ(ИЛИ-НЁ)каждого i-oro RS-триггера соединен с входами дополнительных логических элементов И-НЕ(ИЛИ-НЕ), начиная с i+1-ого.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792882415A SU894876A1 (ru) | 1979-12-26 | 1979-12-26 | N-разр дный двоичный счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792882415A SU894876A1 (ru) | 1979-12-26 | 1979-12-26 | N-разр дный двоичный счетчик |
Publications (1)
Publication Number | Publication Date |
---|---|
SU894876A1 true SU894876A1 (ru) | 1981-12-30 |
Family
ID=20877699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792882415A SU894876A1 (ru) | 1979-12-26 | 1979-12-26 | N-разр дный двоичный счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU894876A1 (ru) |
-
1979
- 1979-12-26 SU SU792882415A patent/SU894876A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4002926A (en) | High speed divide-by-N circuit | |
US3943379A (en) | Symmetrical odd modulus frequency divider | |
US4891827A (en) | Loadable ripple counter | |
SU894876A1 (ru) | N-разр дный двоичный счетчик | |
GB1216081A (en) | Electronic logic element | |
SU834860A1 (ru) | Генератор треугольного напр жени | |
RU2037958C1 (ru) | Делитель частоты | |
SU1529444A1 (ru) | Двоичный счетчик | |
US4164712A (en) | Continuous counting system | |
JP2643470B2 (ja) | 同期カウンタ | |
SU517164A1 (ru) | Счетчик импульсов с управл емым коэффициентом пересчета | |
SU1190520A1 (ru) | Синхронный счетчик | |
SU1418686A1 (ru) | Генератор кода Гре | |
SU746944A1 (ru) | Делитель частоты импульсов | |
SU563725A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU766018A1 (ru) | Делитель частоты следовани импульсов | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU1150758A1 (ru) | Двоичный счетчик | |
SU1670684A1 (ru) | Устройство дл сравнени двух @ -разр дных чисел | |
SU1707761A1 (ru) | 2К-разр дный счетчик в коде Гре | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU1315973A2 (ru) | Преобразователь временного интервала в двоичный код | |
SU610295A2 (ru) | Аналого-цифровой преобразователь | |
SU1653154A1 (ru) | Делитель частоты | |
SU762195A1 (ru) | Устройство для деления частоты следования импульсов |