формирователей 12-15 через шины 16-19 подсоединены к управл ющим входам компараторов выходного сигнала 2 О-23, к другим входам 24-27 которых подведено опорное напр жение. Выход провер емого устройства 3 через шину 28 подсоединен k входам компа раторов сигнала 2О-23, выходы которых подключены к входам соответствующих триггеров 29-32, к другим входам которых через шину 33 подключен управл ющи блок 34, св занный через шину 35 с упра л ющим входом генератора входных сигналов 1, Выходы триггеров 29-32 подключены к входам элемента совпадени 36. Блок 34 рез шину 37 св зан с управл ющим входом элемента совпадени 36, выход которого подсоединен к блоку 38, регистрирующему результаты проверки. Устройство работает следующим образом . Перед началом проверки логического устройства производ т установку значений опорных напр жений на входах 8-11 компараторов входного сигнала 4-7 и входах 24-27 коштараторов выходного сигнала 20-23, По сигналу из блока 34, поступающему по шине 33, производитс установка триггеров 29-32 в начальное положение. По сигналу из блока 34, поступающему через шину 35, генератор входных сигналов 1 подает сигнал на вход провер емого логического устройства 3 и на входы компараторов входного сигнала 4-7. При достижении уровн входного сигнала значений, установленных на входах 8-11 компараторов входного сигнала 4-7, последние срабатьшают и запускают формирователи 12-15. С выходов формирователей 12-15 через шины 16-19 подаютс сигналы, которые включают на заданное врем компараторы выходного сигнала 2О-23. Сигнал с провер емого- логического устройства 3 через шину 28 поступает на вход компараторов выходного сигнала 2О-23 и сравниваетс с установленными на входах 24-27 значени ми опорного напр жени . В случае достижени или превышени выходнььм сигналом логического устройства заданного значени опорного напр жени , кок-шараторы выходного сигнала 20-23 выдают сигналы, которые перевод т соответствующие им триггеры 29-32 в другое состо ние. При определенной комбинации состо ний триггеров 29-32 элемент совпагдени 36 по сигналу, поступающему от блока 34 по шине 37, вырабатывает сигнал, соответствующий благопри тному результату проверки, который поступает в блок 38. Анализ возможного использовани изобретени вы вил целесообразность его применени в услови х массового производства интегральных узлов; эффективность предложенного устройства заключаетс в обеспечении автоматической проверки статической помехоустойчивости логических узлов и снижении требований, предъ вл емых к. генератору входных сигналов. Формула и а-обретени Устройство дл контрол статической помехоустойчивости логических устройств, соДержащее генератор входных сигналов, соедипенный с входом контролируемого устройства , управл ющий блок, выходы которого подключены к входам генератора входных сигналов и элемента совпадени , соеднненнв- го своим выходом с входом регистрирующего блока, отличающеес тем, что, с целью повьш1ени точности контрол , в него введены компараторы входных и вы-. ходных сигналов, формирователи и триггеры, причем генератор входных сигналов подключен к входам компараторов входных сигналов , выход каждого из которых через формирователь соединен с входом соответствующего компаратора выходных сигналов, другой вход которого подключен к выходу контролируемого устройства, выходы компараторов выходных сигналов через соответствующие триггеры подключены к входам элемента совпадени , другие входы триггеров соединены с управл ющим блоком. Источники информации, прин тые во вни- мание при экспертизе: Iv Авторское свидетельство ССХ:;Р № 276522, М кл. G 04 -f 1О/04 1969. 2, Авторское свидетельство СССР № 266943 М кл. G 04 Г 31/28 1970 (прототип).drivers 12–15 are connected via buses 16–19 to control inputs of comparators of the output signal 2 O – 23, to the other inputs 24–27 of which the reference voltage is connected. The output of the device under test 3 is connected via bus 28 to the inputs of the signal comparators 2O-23, the outputs of which are connected to the inputs of the corresponding triggers 29-32, to the other inputs of which, via the bus 33, the control unit 34 connected via bus 35 is connected. The input signal generator input 1, the outputs of the flip-flops 29-32 are connected to the inputs of the matching element 36. The block 34, the bus 37, is connected to the control input of the matching element 36, the output of which is connected to the block 38, which records the test results. The device works as follows. Before starting the check of the logic device, the values of the reference voltages at the inputs 8-11 of the input signal comparators 4-7 and the inputs 24-27 of the output signal cutters 20-23 are set. Triggers 29 are set to a signal from the block 34 received via the bus 33. -32 to the starting position. The signal from block 34, coming through bus 35, generates input signals 1 and sends a signal to the input of the checked logical device 3 and to the inputs of the comparators of the input signal 4-7. When the input signal reaches the values set at the inputs 8-11 of the input signal comparators 4-7, the latter work and start the drivers 12-15. From the outputs of the formers 12–15, signals 16–18 are transmitted through the buses 16–19, which turn on the Comparators of the output signal 2O-23 for a given time. The signal from the tested logic unit 3 via the bus 28 is fed to the input of the comparators of the output signal 2O-23 and compared with the values of the reference voltage set at the inputs 24-27. If the output signal of the logic device reaches or exceeds the specified value of the reference voltage, the output signal signals 20-23 output the signals that transfer the corresponding triggers 29-32 to another state. At a certain combination of trigger conditions 29-32, the match element 36 generates a signal corresponding to a favorable test result, which goes to block 38, via a signal from block 34. An analysis of the possible use of the invention has revealed its feasibility mass production of integral nodes; The effectiveness of the proposed device consists in providing an automatic check of the static noise immunity of logical nodes and reducing the requirements for an input signal generator. Formula and a-Findings A device for controlling static noise immunity of logic devices, containing an input signal generator connected to the input of a monitored device, a control unit whose outputs are connected to the inputs of the input signal generator and a coincidence element connected to the input of the registering unit, characterized by the fact that, in order to increase the accuracy of control, it introduced comparators for input and output. input signals, drivers and triggers, the input signal generator connected to inputs of input comparators, the output of each of which is connected to the input of the corresponding output comparator through the driver, the other input of which is connected to the output of the device being monitored, and outputs of the output comparators are connected to the inputs of the match element, the other inputs of the flip-flops are connected to the control unit. Sources of information taken into account in the examination: Iv Copyright Certificate of the SSH:; Р № 276522, M cl. G 04 -f 1O / 04 1969. 2, USSR Copyright Certificate No. 266943 M class. G 04 G 31/28 1970 (prototype).