SU506022A1

SU506022A1 - Устройство дл регистрации действий оператора

Info

Publication number: SU506022A1
Application number: SU1839171A
Authority: SU
Inventors: Петр Михайлович Кравцов
Original assignee: Харьковское Высшее Военное Училище Маршала Советского Союза Н.И.Крылова
Priority date: 1972-10-19
Filing date: 1972-10-19
Publication date: 1976-03-05

Description

1

Изобретение относитс к автоматике и вычислительной технике и может быть применено при создании систем контрол де тельности оператора за пультами автоматизированных систем унравлени , а также дл контрол различных объектов, требующих нрнсутстви оператора.

Известны устройства дл автоматической регистрации действий оператора, содержааще .последовательно соединенные датчики, шифратор и промежуточный регистр. Выход шифратора подключен к схеме выделени первого импульса, выход которой соединен с промежуточным регистром и со схемой возврата датчиков в исходное состо ние, котора нодключена к датчикам, генератор импульсов, соединенный со схемой выделени первого импульса , промежуточным регистром, выходным регистром , формирователем телеграфного кода и с делителем частоты, который через переключатель соединен со схемой приоритета. Эта схема через последовательно соединенные выходной регистр и формирователь телеграфного кода подключаетс к телеграфному аппарату .

Однако, если частота выполнени действий оператором больше быстродействи телеграфного аппарата, код последующего действи накладываетс иа код предыдущего, а поэтому возможпы ошибки регистрации.

Цель изобретени - повышение надежности устройства - достигаетс введением в предлагаемое устройство блока онределени конца выдачи информации, 6vTOKa буферной пам ти, блока анализа зан тости блока буферной пам ти и блока управлени , причем входы блока буферной пам ти соединены с генератором импульсов, промежуточным регистром и с блоком управлени , а выходы - с выходным регистром и блоком анализа зан тости блока буферной пам ти, выход которого подключен к блоку управлени , а входы - к схеме приоритета и к блоку определени копца выдачи информации, который соединен со схемой приоритета и с выходным регистром.

На чертеже представлена блок-схема устройства .

Устройство содержит датчик 1, шифратор 2, схему выделени первого импульса 3, промежуточный регистр 4, схему возврата датчиков в исходное состо ние 5, схему приоритета 6, выходной регистр 7, генератор импульсов 8, делитель частоты 9, переключатель 10, формирователь телеграфного кода 11, блок буферной пам ти 12, блок анализа зан тости блока буфериой пам ти 13, блок определени конца выдачи информации 14 и блок управлени 15.

Устройство работает следующим образом. Сигналы со всех подлежащих регистрации органов управлени и отображени в момент

изменени их состо ни поступают ип датчики 1, которые преобразуют сигналы различных фор:,1 и параметрои Б электрические сигналы стандартной формы. Эти сигналы поступают каждый на он редел еннын вход шифратора 2, который кодирует их дес тпразр дным параллельным кодом и, кроме того, вырабатывает последовательность импульсов, поступающую в схему выделени первого импульса 3. Выделенный импульс записывает код, поступивпдий с шифратора 2, в промежуточный регистр 4, а также поступает на схему 1;.озврата датчиков в исходное состо ние 5. Таким образом, если па датчик, работавший в данный момент премеии, снова поступит сигпал , датчик уже будет приведен в исходное состо ние и готов к работе.

Код действи , который необходимо зарегистрировать , списываетс тактовой частотой геиератора импульсов 8 с промежуточного регистра 4 в блок буферной пам ти 12 и хранитс в нем до тех пор, пока код предыдупдего действи не будет выдан с выходного регистра 7 на формирователь телеграфного кода 11, а затем на телеграфный аппарат 16. В момент окончани информации с регистра 7 поступает сигнал в блок определени конца выдачи информации 14, сигнал с которого приходит в блок анализа зан тости блока буферной пам ти 13, принимаюш,нй также сигналы со всех зан тых чеек блока буферной пам ти 12. В результате анализа информации блок 13 вырабатывает сигнал запуска блока управлени 15, который посылает сигнал в блок буферной пам ти 12 дл списывани кода очередного действи в выходной регистр 7 и дл разреП1еии перезаписи информации в освободивш юс чейку блока буферной пам ти.

Наличие блока буферной пам ти в предлагаемом устройстве позвол ет хранить коды действий оператора, а блок управлени 15 выдает хран щиес в блоке буферной пам ти коды в выходной регистр 7 в очередности их выполнени .

С генератора 8 импульсы частотой 50 гц поступают на делитель частоты 9, который формирует текущее врем и выдает его через переключатель 10 и схему приоритета 6 в выходной регистр 7. Текущее врем дл прив зки регистрируемых действий выдаетс в регистр 7 е дискретностью 1, 5, 10, 15, 20 сек в зависимости от темпа работы оператора. Дискретность обеспечиваетс коммутацией еоответствующего выхода делител частоты 9 переключателем 10.

Наложение в регистре 7 кода времени на код действи исключаетс схемой приоритета 6, котора запрещает передачу в этот регистр Хода времени, если на нее не поступил сигнал

с блока определени конца выдачи информацип 14, и иаоборот - запрещает выработку сигнала считывани кода очередного действи с блока буферной пам 1-и 12 путем подачи ун5 равл 10Н1,его сигнала в блок анализа зан тости блока буферной пам ти 13, если в регистр 7 записан код времени.

Дл считывани информации (кода действи ) с промел-суточного регистра 4 и продви0 женн ее но чейкам блока буферной пам ти 12 служит параллельный дес тиразр дный код тактовой частотой 50 гц, дл снисывани информации с регистра 7 (коды действи или кода времени) - последовательный код па

5 вход формировател телеграфного кода 11. В регистре 7 в специальных разр дах посто нно формируютс служебные импульсы телеграфного кода - стоповые и стартовые. Нри поступлении на вход формировател 11 телеграфного кода единицы формируетс бестокова посылка, а при поступлении нул - токова посылка. Тогда на ленте телеграфного аппарата 16 печатаютс двухбуквенное слово русского алфавита, которое присвоено данному действию, и врем , когда это действие вынолнено .

Предмет изобретени

Устройство дл регистрации действий оператора, содержащее последовательно соединенные датчики, шифратор и промежуточный регистр, выход шифратора подключен к схеме выделени первого импульса, выход которой соединен с промежуточным регистром и

5 со схемой возврата датчиков в исходное состо ние , котора подключена к датчикам, генератор импульсов, соединенный со схемой выделени первого импульса, промежуточным регистром, выходным регистром, формирователем телеграфного кода и с делителем частоты , который через переключатель соединен со схемой приоритета, котора через последовательно соединенные выходной регистр и формирователь телеграфного кода подключаетс

5 к телеграфному аппарату, отличающеес тем, что, с целью повыщени надежности, оно содержит блок определени конца выдачи информации , блок буферной пам ти, блок анализа зан тости блока буферной пам ти и блок

0 управлени , причем входы блока буферной пам ти соединены с генератором импульсов, промежуточным регистром и с блоком управлени , а выходы - с выходным регистром и блоком анализа зан тости блока буферной пам ти, выход которого подключен к блоку управлени , а входы - к схеме приоритета и к блоку определени конца выдачи информации, который соединен со схемой приоритета и с выходным регистром.

J 6