RU1795511C - Устройство дл индикации - Google Patents

Abstract

Использование: вычислительна  техника , система сбора и отображени  с контролем информации от нерезервированных источников. Сущность изобретени : устройство содержит: 3 счетчика, 2 группы триггеров , 2 демультиплексора, 1 блок сравнени , 4 элемента НЕ, 2 мультиплексора, 2 регистра , 1 блок пам ти, 2 дешифратора, 1 распределитель импульсов. 4 элемента И, 1 группу демультиплексоров, 1 группу регистров, 1 блок индикации, 2 элемента ИЛИ, 1 элемент ИЛИ-НЕ. 8 ил.

Description

Изобретение относитс  к-вычислительной технике и может быть использовано в многоканальных системах отображени  информации .

Целью изобретени   вл етс  расширение области применени  устройства за счет обеспечени  возможности отображени  информации от нерезервированных источников информации.

Функциональна  схема устройства приведена на фиг.1, схема многоканальных счетчиков- на фиг.2, схема распределител  импульсов - на фиг.З, схема многоканального регистра - на фиг.4, схема блока индикации - на фиг.5, распределение адресов бит при обработке кодограмм - на фиг.б, временна  диаграмма работы устройства - на фиг.7. 8.

Устройство содержит счетчик 1 адресов каналов, триггеры 2 запросов каналов, де- мультиплексор 3. триггеры 4 информации каналов, счетчик 5 адресов байт, блок 6 сравнени , счетчик 7 кодограмм, элемент

НЕ 8, мультиплексор 9, регистр 10, дешифратор 11 маркеров, мультиплексор 1.2, блок 1.3 пам ти, дешифратор 14 байт, регистр 15, элементы ИЛИ 16, И 17, НЕ 18, распределитель 19 импульсов, группу демультиплексоров 20, группу регистров 21, элементы И 22, И 23, триггеры 24, 25, элемент ИЛИ-НЕ 26, элемент НЕ 27, элемент 28 сравнени , элементы НЕ 29, И 30, демультиплексор 31, блок 32 индикации, элемент ИЛ И 33, вход 34 тактовый, входы 35 запросов каналов, вход 36 информации каналов, входы 37 установочные . Счетчики 5, 7 (фиг.2)  вл ютс  мно- гоканальными и содержат комбинационный . сумматор 38, коммутатор 39, групповой ре- гистр 40 накоплени  сумм. Распределитель 19 импульсов (фиг.З) содержит счетчик 41, дешифратор 42, коммутатор 43, элементы НЕ 44-1,44-2. Регистр 15 (фиг.4) содержит демультиплексоры 45,46, триггеры 47, мультиплексор 48. Блок 32 индикации (фиг.5) содержит элементы И 49. усилители 50. индикаторы 51.

ч ю ел ел

Устройство работает следующим образом .

По каналам, обслуживаемым устройством , в последовательных кодах поступают кодограммы стандартного формата, с определенным числом байт в кодограмме. Кажда  кодограмма содержит идентичный признак кодограммы - маркер и информационную часть, котора  отображаетс  соответствующими индикаторами блока.32. Дл  достоверного отображени  кодограмм передача одной и той же кодограммы по каждому каналу многократно повтор етс  не менее некоторого порогового числа раз и кажда  последующа  кодограмма сравниваетс  с предыдущей. Каждому каналу соответствует определенный триггер запроса из группы триггеров 2 и информационный триггер из группы триггеров 4. Регистр 10 представл ет собой групповой регистр накоплени  байтов. Каждому каналу в этом регистре соответствует  чейка, адресуема  счетчиком 1 по входам запись/чтение этого регистра. За счет обратной св зи с выходов регистра 10 на группу его входов, сдвинутых на один разр д, обеспечиваетс  преобразование последовательного кода в параллельный . При этом каждый бит сдвигает предыдущие биты по разр дам  чейки до накоплени  в ней байта кодограммы дл  данного канала. Запирь текущего бита в  чейку производитс  тактовым импульсом с первого выхода распределител  19, который подаетс  на тактовый вход регистра 10. При подаче адреса со счетчика 1 на входы запись/чтение регистра 10 обеспечиваетс  непрерывное считывание кода из данной  чейки регистра 10.

Регистр 15 предназначен дл  хранени  результата сравнени  кодограмм, в этом регистре демультиплексоры 45, 46, адресуемые счетчиком 1, выбирают соответствующий триггер 47 данного канала, который фиксирует результат совпадени  кодограмм . Через мультиплексор 48 триггер 47 выбранного канала управл ет записью кодограмм в соответствующие регистры 21 через элемент И 30 устройства и непосредственно разрешает индицирова- ние информации в блоке 32 индикации.

Блок 32 индикации отображает на индикаторах 51 байты кодограмм, поступающие с выходов регистров 21 через элементы И 49, управл емые триггерами 47 регистра 15, и усилители 50.

Счетчики 5,7 представл ют собой идентичные групповые блоки накоплени  сумм. Счетчик 5-предназначен дл  суммировани  числа бит, поступающих по каждому каналу, и формирует адреса бит и байт дл  каждого

канала. Счетчик предназначен дл  суммировани  числа совпавших кодограмм при их побитном сравнении, причем суммирование ведетс  по числу маркеров совпавших

кодограмм, и формирует сигнал при пороговом значении указанной суммы дл  каждого канала. В состав каждого из счетчиков 5, 7 входит групповой регистр 40 накоплени  суммы, в котором каждому каналу соответствует счетна   чейка, адресуема  по входам запись/чтение счетчиком 1. В этой  чейке хранитс  сумма чисел, накапливаема  счетчиком дл  данного канала. При подаче адреса П-го канала на вход R регистра

5 40 с его выходов из П-й  чейки считываетс  код суммы, который подаетс  на группу входов сумматора 38, где суммируетс  с единицей , подаваемой на D-вход счетчика (сумматора 38). При подаче единичного сиг0 нала на R-вход счетчика открываетс  коммутатор 39 и код суммы-с выходов сумматора поступает на D-входы  чейки регистра 40, адресуемой по входу W счетчиком 1, Запись суммы в  чейку производитс  импульсом с

5 соответствующего выхода распределител  19, который подаетс  на тактовый вход регистра 40. Дл  установки в нуль счетной  чейки данного канала на вход R счетчика подаетс  сигнал нулевого уровн , при этом

0 коммутатор 39 закрываетс  и на D-входы регистра 40 в данную  чейку поступает нулевой код, который записываетс  в нее импульсом , поступающим на тактовый вход регистра 40. Распределитель 19 выполн ет

5 функции блока управлени , запуск распределител  производитс  сн тием сигнала сброса с R-входа счетчика 41, который считает по срезу тактовых импульсов, поступающих по входу 34 устройства. Состо ни 

0 счетчика 41 декодируютс  дешифратором 42, который формирует дес ть управл ющих сигналов, стробируемых тактовыми им- пульсами через элемент НЕ 44-1 и коммутатор 43. Нулевое и единичное значе5 ние третьего разр да счетчика 41 через элемент НЕ 44-2 и одиннадцатый выход распределител  задает в одном цикле его работы последовательно режимы чтени  и записи бита кодограммы в блок 13 пам ти

0 устройства. Сигнал с 11-го выхода дешифратора 42 воздействует на управл ющий вход счетчика 41, запрещает счет, и цикл работы распределител  заканчиваетс . Триггеры 24, 25 формируют импульсы обращени  к

5 блоку 13 пам ти соответственно при чтении и записи бита кодограммы. Регистры 21 предназначены дл  хранени  достоверных кодограмм, подлежащих отображению на блоке 32 индикации. Каждому каналу соответствует группа регистров 21, каждый из

которых обеспечивает хранение, например, байта кодограммы. Выбор группы регистров 21 канала обеспечиваетс  демультип- лексором 31, адресуемым счетчиком 1, выбор регистра 21 в группе дл  записи байта - соответствующим демультиплексором 20, адресуемым счетчиком 5. Дешифратор 11 предназначен дл  обнаружени  кода маркера кодограммы, анализирует коды, накапливаемые в  чейках регистра 10. Дешифратор 14 анализирует три младших разр да суммы бит, накапливаемой в  чейках счетчика 5, и формирует сигнал при накоплении формата байта.

В исходном положении триггеры 2, 4, 24, 25, регистры 21, счетчик 1 установлены в нулевое состо ние (цепи начальной установки не показаны). По входам 37 устройства посто нно подан код формата кодограммы (число байт), по входу 34 устройства на счетчик 1 и распределитель 19 поступают тактовые импульсы. Счетчик 1 через мультиплексор 9 циклически и последовательно опрашивает выходы триггеров 2 и через мультиплексор 12 - выходы триггеров 4. При отсутствии сигналов триггеров 2 на инверсном выходе мультиплексора 9 формируетс  единичный сигнал, разрешающий счет тактовых импульсов в счетчике 1 и удерживающий распределитель 19 в нулевом состо нии. Канал П, передающий бит кодограммы, выставл ет импульс запроса по входу 35-п и устанавливает в единичное состо ние триггер 2-п. Бит кодограммы П-го канала с опережением подаетс  на вход 36- п. D-вход триггера 4-п и по фронту импульса запроса триггер 4-п фиксирует данный бит кодограммы. При опросе включенного триггера 2-п на инверсном выходе мультиплексора 9 формируетс  нулевой сигнал, который блокирует счетчик 1 и включает распределитель 19. На выходах счетчика 1 устанавливаетс  адрес (номер) П-го канала. Счетчик 1 адресует в регистрах 10, 15 информационные  чейки, в счетчиках 5, 7 - счетные  чейки П-го канала, через демуль- тйплексор 3 подключает вход сброса триггера 2-п к дес тому выходу распределител  19, через мультиплексор 12 - выход триггера 4-п к информационному входу блока 13 пам ти, регистра 10 и входу элемента 28 сравнени . Кроме того, счетчик 1 через де- мультиплексор 31 подключает D-вход соответствующего демультиплексора 20 к выходу элемента И 30, т.е. выбирает группу регистров 21. соответствующих П-му каналу . В n- чейке регистра 10 накапливаетс  информаци , принимаема  по П-му каналу во врем  предыдущих запросов этого канала . Эта информаци  анализируетс  дешифратором 11 дл  вы влени  кода маркера кодограммы . Если код в П- чейке регистра 10 не  вл етс  кодом маркера, то на выходе дешифратора 11 сигнал не формируетс , 5 злемент И 22 закрыт, элемент И 30 через элемент НЕ 27 подготовлен к открытию. Через элемент НЕ 27 на входы D, R счетчика 5 подан единичный сигнал, обеспечивающий режим счета числа бит, принимаемых по П0 му каналу. По сигналу запуска распределитель 19 выполнен цикл обработки бита П-го канала. В начале цикла на одиннадцатом выходе распределител  19 установлен единичный потенциальный сигнал, который за5 дает режим чтени  на входе запись/чтение блока 13 пам ти. На адресные входы блока 13 пам ти поступают со счетчика 1 - адрес П-го канала, с выходов счетчика 5 - номер байта (бита) кодограммы, Импульс с первого

0 выхода распределител  19 производит запись прин того бита и сдвиг информации в  чейке регистра 10. Импульс со второго выхода распределител  19 устанавливает в единичное состо ние триггер 24, который

5 через элемент ИЛИ-НЕ 26 подает нулевой сигнал выборки на блок 13 пам ти. По указанному адресу из блока 13 пам ти считываетс  бит, прин тый дл  данного канала в предыдущем цикле обработки данной ко0 дограммы и имеющий то же знакоместо в кодограмме, что и текущий бит. Оба бита сравниваютс  элементом 28 сравнени . При приеме данной кодограммы в первый раз ее биты не совпадают с битами, хран щимис 

5 в блоке 13 пам ти. При несовпадении бит на входах элемента 28 сравнени  последний формирует единичный сигнал, который открывает элемент И 23 и через элемент НЕ 29 устанавливает режим обнулени  П-й

0  чейки счетчика 7. Импульс с третьего выхода распределител  19 через элементы И 23, ИЛИ 33 записывает нулевой код в П-ю  чейку счетчика 7. Импульс с четвертого выхода распределител  19 сбрасывает в нуль триг5 rep 24, который обеспечивает требуемую длительность импульса обращени  к блоку пам ти, При этом на 11-м выходе распределител  19 устанавливаетс  нулевой сигнал, который задает режим записи информации

0 по входу запись/чтение блока 13 пам ти. Импульс с п того выхода распределител  19 включает триггер 25. который через элемент ИЛИ-НЕ 26 подает сигнал выборки в блок 13. При этом в блоке 13 на место бита пред5 ыдущей кодограммы записываетс  бит текущей кодограммы. Импульс с шестого выхода распределител  19 сбрасывает а нуль триг- . гер 25. Импульс с седьмого выхода распределител  19 опрашивает элемент ИЗО. Если очередной байт кодограммы в П- чейке регистра 10 не накоплен и в П- чейке счетчика 5 не накоплен формат байта, то на выходе дешифратора 14 сигнал отсутствует и элемент ИЗО закрыт. Импульс с восьмого выхода распределител  19 поступает на тактовый вход регистра 15. При этом триггер 47-п регистра устанавливаетс  в нуль, т.к. на D-вход регистра 15 поступает нулевой сигнал с элемента И 17,закрытого нулевыми сигналами с выхода счетчика 7. Импульс с дев того выхода распределител  19 увеличивает на единицу содержимое П-й  чейки счетчика 5. Импульс с дес того выхода распределител  19 через демультиплек- сор 3 устанавливает в нуль триггер 2-п. На этом цикл обработки текущего бита П-го канала заканчиваетс . После сброса в нуль триггера 2-п снова формируетс  единичный сигнал на выходе мультиплексора 9, который отключает распределитель 19 и включает в режим счета счетчик 1. Счетчик 1 через мультиплексоры 9, 12 продолжает опрос триггеров 2,4 и при обнаружении сработанных триггеров 2 других или П-ro канала, аналогично, организует обработку запросов этих каналов. После накоплени  в П-й  чейке регистра 10 байта кодограммы этот байт подаетс  на D-входы регистров 21. В текущем цикле в П-й  чейке счетчика 5 записан адрес-номер текущего байта, который поступает на демультиплексоры 20 и подключает соответствующий выход де- мультиплексора 31, адресуемого счетчиком 1, к тактовому входу соответствующего регистра 21 из группы регистров 21 данного П-го канала. Одновременно на выходе дешифратора 14 байт формируетс  сигнал, открывающий элемент ИЗО. Если этот байт не  вл етс  маркером кодограммы, то нулевой сигнал дешифратора 11 через элемент НЕ 27 подготавливает к открытию элемент ИЗО. Кроме того, сигнал с выхода элемента НЕ 18 также подготавливает к открытию элемент ИЗО, т.к. многократна  обработка кодограммы П-го канала еще не завершена. Таким образом, седьмой импульс распределител  19 через элемент ИЗО, демультип- лексор31, соответствующий мультиплексор 20 обеспечивает запись данного байта кодограммы в соответствующий регистр 21. После накоплени  в П-й  чейке регистра 10 байта маркера кодограммы на выходе дешифратора 11 формируетс  единичный сигнал , который через элемент НЕ 27 устанавливает режим обнулени  П-й  чейки счетчика 5, закрывает элемент ИЗО и подготавливает к открытию элемент И 22, В текущем цикле распределитель 19 устанавливает в нуль счетную П-ю  чейку счетчика 5, после чего в этой  чейке начинаетс  счет бит информационной части кодограммы П-го канала. Если информационна  часть кодограммы содержит К бит, то после обработки первой кодограммы по П-му каналу , т.е. после первой ее посылки, в блоке 13 пам ти эта информаци  запишетс  в  чейках с 1 по К, а в П-й  чейке счетчика 5 зафиксируетс  адрес К. Во врем  второй посылки кодограммы ее маркер, содержа0 щий М бит, размещаетс  в блоке 13 пам ти в  чейках с (К+1) по (К+М) (фиг.6). После обработки этого маркера адресна  П-   чейка счетчика 5 обнул етс  и счетчик 5 адресует в блоке 13 пам ти  чейки с 1 по К, в которых

5 записана информационна  часть предыдущей кодограммы. В этого момента биты информационных частей текущей и последующей кодограмм при отсутствии ошибок начинают совпадать. Во врем  сравнени 

0 бит этих кодограмм на выходе элемента 28 сравнени  формируетс  нулевой сигнал, который закрывает элемент И 23 и через элемент НЕ 29 задает режим суммировани  в счетчике 7 кодограмм. В процессе обрэбот5 ки бит информационной части этой кодограммы , совпадающей с кодограммой предыдущей посылки, элементы И 22, 23 закрыты и третий импульс распределител  19 не воздействует на счетчик 7. В процессе

0 третьей посылки данной кодограммы по П- му каналу биты ее маркера совпадают с битами маркера кодограммы предыдущей посылки, записанными в  чейках (К+1)...(К+М) блока 13 пам ти. После накоп5 лени  байта маркера в П-й  чейке регистра 10 сигнал дешифратора 11 открывает элемент И 22. В этом цикле третий импульс распределител  19 через элементы И 22, ИЛИ 33 увеличивает на единицу содержи0 мое П-й  чейки счетчика 7. При последующих многократных поступлени х идентичных кодограмм по П-му каналу, их сравнении и совпадении, включа  маркеры, содержимое П-й  чейки в счетчике 7 дости5 гает пороговой величины и на выходе счетчика 7 формируетс  сигнал, который через элемент Н Е 8 блокирует дальнейшее приращение суммы совпавших кодограмм в П-й  чейке счетчика 7 и подготавливает к откры0 тию элемент И 17. После приема последнего бита текущей кодограммы адрес в П-й  чейке счетчика 5 совпадает с установочным кодом формата кодограммы, заданным на входе 37 устройства. При этом на выходе

5 блока 6 сравнени  формируетс  сигнал, который через элементы ИЛИ 16, И 17 подаётс  на D-вход соответствующего триггера 47-п регистра 15, адресуемого счетчиком 1. В текущем цикле восьмой импульс распределител  19 устанавливает этот триггер 47-п

в единичное состо ние, что свидетельствует о требуемом пороговом совпадении кодограмм , прин тых по П-му каналу, и о достоверности данной кодограммы, записанной в регистрах 21 П-ro канала. Сигнал с выхода триггера 47-п регистра 15 через элемент НЕ 18 блокирует элемент ИЗО и через элемент ИЛИ 16 удерживает элемент И 17 в подготовленном к открытию состо нии. Кроме того , сигнал триггера 47-п подаетс  на соответствующий управл ющий вход блока 32 индикации и разрешает отображение кодограммы с выходов регистров 21 данного канала.

В процессе дальнейших посылок идентичных кодограмм по П-му каналу запись байтов в регистры 21 не производитс . Таким образом, на блоке 32 отображаетс  достоверна  кодограмма, прин та  по П-му каналу. При смене кодограммы, передаваемой по П-му каналу, биты текущей и предыдущей кодограмм не совпадают. В этом случае на выходе элемента 28 сравнени  формируетс  единичный сигнал, который устанавливает режим обнулени  П-й  чейки в счетчике 7 и импульс распределител  19 через элементы И 23, ИЛИ 33 сбрасывает в

нуль П-ю  чейку счетчика 7. Нулевой сигнал с выхода счетчика 7 закрывает элемент И 17, который подает нулевой сигнал на D-вход триггера 47-п регистра 15. Восьмой импульс

распределител  19 устанавливает триггер 47-п в нуль и элемент ИЗО подготавливаетс  к открытию, что обеспечивает запись в последующих циклах новой кодограммы в регистры 21 данного П-го канала. Триггер 47-п

в нулевом положении отключает индикаторы П-го канала в блоке 32 индикации от соответствующих регистров 21 до тех пор, пока в них не будет записана нова  достоверна  кодограмма.

В предложенном устройстве обеспечиваетс  накопление информации по каждому каналу, контроль ее достоверности путем многократной передачи и сравнени  в

каждом канале и отображение достоверной информации на соответствующих индикаторах , что позвол ет использовать устройство как в нерезервированных, так и резервированных многоканальных системах обработки информации, расшир ет область его использовани .

Claims (1)

1. Формула изобретени  Устройство дл  индикации, содержащее распределитель импульсов, три счетчика, первый регистр, выходы которого соединены с входами первого дешифратора, второй дешифратор, второй регистр, выходы группы которого соединены с управл ющими входами блока индикации, группу регистра, элемент сравнени , первый элемент НЕ, блок сравнени , первый элемент И, первый элемент ИЛИ, первый триггер, отличающеес  тем, что, с целью расширени  области применени  за счет обеспечени  возможности отображени  информации от нерезервированных источников информации , в него введены перва  и втора  группы триггеров, блок пам ти, второй триггер, два мультиплексора, два демультиплексора, группа демультиплексоров, три элемента И, второй элемент ИЛИ, элемент ИЛИ-НЕ, три элемента НЕ, тактовые входы распределител  импульсов и первого счетчика  вл ютс  тактовым входом устройства, установочные входы распределител  импульсов и первого счетчика подключены к выходу первого мультиплексора, адресный вход которого соединен с выходом первого

   счетчика, адресными входами первого и второго демультиплексоров, второго и третьего счетчиков, второго мультиплексора, первым адресным входом блока пам ти и управл ющими входами первого и второго регистров, выходы первого демультиплексора подключены к входам Уст.О триггеров первой группы, входы Уст.1 которых соединены с тактовыми входами триггеров второй группы и  вл ютс  первым информационным входом устройства, информационные входы триггеров второй группы  вл ютс  вторым информационным входом устройства, выходы триггеров соответственно перво й и второй групп соединены с информационными входами соответственно первого и второго мультиплексоров, выход второго мультиплексора соединен с первым входом элемента сравнени  и с информационными входами блока пам ти и первого регистра, информационные входы группы которого соединены с его выходами и с информационными входами первого дешифратора и регистров группы, выходы которых соединены с информационными входами блока индикации , тактовый вход первого регистра соединен с первым выходом распределител  импульсов, второй и третий выходы которого соединены с входами соответственно Уст.О и Уст. Г первого триггера, четвертый и п тый выходы распределител  импульсов соединены соответственно с входами Уст.О и Уст.1 второго триггера, выходы первого и второго триггеров соединены с входами элемента ИЛИ-НЕ, выход которого соединен с входом выборки блока пам ти, второй адресный вход которого подключен к выходу второго счетчика, адресным входам демультиплексоров группы информационным входом второго дешифратора и первым информационным входам блока сравнени , второй информационный вход которого  вл етс  третьим информационным входом устройства, выходы демультиплексоров группы соединены с тактовыми входами регистров группы, а информационные входы подключены к выходам второго демультиплексора, информационный вход подключен к выходу первого элемента И, первый вход которого подключен к выходу второго дешифратора, а второй вход соединен с шестым выходом распределител  импульсов , третий и четвертый входы первого элемента И подключены к выходам соответственно первого и второго элементов НЕ, вход второго элемента НЕ соединен с выходом первого дешифратора и с первым входом второго элемента И, первый вход третьего элемента И подключен к выходу элемента сравнени  и входом третьего элемента НЕ, вторые входы второго и третьего элементов И подключены к седьмому выходу распределител  импульсов, а выходы соединены с входами первого элемента ИЛИ, выход которого подключен к тактовому входу третьего счетчика, установочный вход которого подключен к восьмому выходу распределител  импульсов, дев тый выход которого подключен к тактовому входу второго счетчика, информационный вход которого подключен к выходу второго элемента НЕ, информационный вход третьего счетчика подключен к выходу четвертого элемента НЕ, вход которого соединен с выходом третьего счетчика и с первым входом четвертого элемента И, выход которого подключен к информационному входу второго регистра , тактовый вход которого подключен к дес тому выходу распределител  импульсов, одиннадцатый выход которого соединен с информационным входом первого демультиплексора , выход второго регистра соединен с входом первого элемента НЕ и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу блока сравнени , а выход - к второму входу четвертого элемента И.

   «г.2

   Фиг.Ъ

   Л/г. 4

   Ъг.6