SU490269A1 - Приемник сигналов телеинформации - Google Patents

Description

1

Изобретение относитс  к области приема и передачи дискретной информации, в частности , к аппаратуре передачи сигналов телеуправлени  и телесигнализации.

Известен приемник сигналов телеинформации , содержащий входной узел, соединенный с первыми входами счетчика-дешифратора и узла коммутации, выход которого подключен к одному из входов строб-делител , соединенный с генератором тактовых импульсов, а выход строб-делител  -подключен соответственно к второму и первому входам счетчикадешифратора и распределител , первый выход «формировани  импульсов последнего подключен к второму входу узла коммутации, а также исполнительный узел.

Недостаток известного приемничка состоит в том, что при поражении помехой разделительных посылок частных циклов (.или формировании ложных разделительных посылок полных циклов) происходит сбой фазировани  распределител  относительно полного цикла, который не обнаруживаетс  в приемном устройстве , что приводит К выдаче исполнительным узлом в процессе восстановлени  фазировани  ошибочных сигналов телеинформации , т. е. снижаетс  достоверность прин той информации.

Целью изобретени   вл етс  исключение

ошибочной регистрации сигналов во врем  восстановлени  циклового фазировани .

Дл  этого в приемник введены узел запоминани  значений рабочих посылок, узел перезаписи информации и схема совпадени , причем выход счетчика-дешифратора подключен к первому входу схемы совпадени  и к вторым входам узла коммутации и распределител , выход «дешифратор заполнени  последнего подключен к второму входу схемы совпадени , выход которой подключен к входам исполнительного узла через узел перезаписи информации, к другим входам которого подключен выход узла запоминани  значений

рабочих посылок, к информационному входу последнего подключен выход входного узла, а к входам стробировани  узла запоминани  значений рабочих посылок подключены соответствующие выходы распределител .

На чертеже представлена схема предлагаемого приемника.

Предлагаемый приемник сигналов теленнформации содержит входной узел 1, стробделитель 2, генератор 3 тактовых импульсов, распределитель 4 с группами 5, 6, счетчикдешифратор 7 посылки окончани  полного цикла, узел 8 коммутации, схему 9 совпадени , исполнительный узел 10, дешифратор И

заполнени  распределител , узел 12 запо.мпнани  значений рабочих посылок и узел 13 перезаписи информации.

Входной узел I служит дл  преобразовани  посылок, поступающих из канала св зи. Стро.б-делите.чь 2 обеспечивает деление тактовой частоты генератора 3 и формирование импульсов, совпадающих во времени с серединами принимаемых посылок. Группы 5, 6 и дешифратор 11 заполнени  распределител  4 предназначены:

- группа 5 - дл  формировани  импульсов, совпадающих во времени с приемом информационных посылок первого частного цикла и импульса окончани  приема первого частного цикла;

-группа 6 - дл  формировани  импульсов, совпадающих во времени с приемом информационных посылок последнего частного цикла;

-дешифратор 11 заполнени  - дл  формировани  сигнала окончани  работы распределител , что совпадает во времени с приемом последней посылки полного цикла.

Счетчик-дешифратор 7 обеспечивает регистрацию посылки окончани  полного цикла. Узел 8 коммутации во врем  прохождени  разделительных посылок частных циклов и при регистрации посылки окончани  полного цикла корректирует строб-делитель 2.

Узел 12 запоминани  значений рабочих посылок предназначен дл  дешифрации значени  посылок и хранени  информации при приеме. В конце .каждого цикла, при наличии сигнала разрешени  со схемы 9 совпадени  через схемы 13 перезаписи, информаци  переноситс  в исполнительный узел 10, который формирует выходные сигналы приемников. Схема 9 совпадени  по признаку временного сравнени  сигнала регистрации посылки окончани  полного цикла со счетчика-дешифратора 7 и сигнала заполнени  распределител  4 осуществл ет контроль фазировани  распределител  4 относительно полного цикла.

Предлагаемый приемник работает следующим образом.

В исходном состо нии, до поступлени  стартовой посылки очередного полного цикла с линии св зи, узел 8 коммутации запрещает работу строб-делител  2. Выходным сигналом счетчика-дешифратора 7 распределитель 4 установлен в исходное состо ние. Исполнительный узел 10 выдает информационные сигналы, прин тые в предыдущем полном цикле.

В момент поступлени  с линии стартовой посылки полного цикла входной узел 1 устанавливает узел 8 коммутации в положение, разрешающее работу строб-делител  2 от генератора 3 тактовых импульсов, при этом схема 9 совпадени  запрещает перенос информации из узла 12 запоминани  значений рабочих посылок в исполнительный узел 10.

Тактовые импульсы строб-делител  2, совпадающие с серединами принимаемых посылок , поступают в счетчик-дещифратор 7 и

распределитель 4, в группе 5 которого формируютс  сдвинутые во времени импульсы, записывающие в узел 12 запоминани  значений рабочих посылок значени  информационных посылок первого частного цикла, поступающих из входного узла 1. При поступлении стартовой разделительной посылки частных циклов узел 8 коммутации осуществл ет коррекцию делител  2, и производитс  запись

информационных посылок очередного частного цикла в узел 12 запоминани  значений рабочих посылок.

По окончании приема информационных посылок последнего частного цикла распределитель 4 продолжает работать, и в дешифраторе заполнени  11 распределител  формируетс  сигнал окончани  работы распределител . Временное положение этого сигнала при правильном фазировании распределител  соответствует моменту прохождени  последней разделительной посылки в конце полного цикла.

При прохождении разделительных посылок полного цикла счетчик-дешифратор 7 на последней посылке вырабатывает сигнал окончани  полного цикла. Этим сигналом распределитель 4 сбрасываетс  в исходное состо ние, а узел 8 коммутации устанавливаетс  в положение , запрещающее работу строб-делител 

2, что соответствует исходному состо нию приемника. Схема 9 совпадени  производит сравнение временных положений сигналов счетчика-дешифратора 7 и дешифратора заполнени , которые совпадают при правильном фазировании распределител  4 относительно полного цикла и разнесены во времени при неправильном фазировании. В случае неправильного фазировани  схема 9 совпадени  запрещает перенос ошибочной информации на устройства запоминани  значений рабочих посылок в исполнительный узел 10.

При правильном фазировании распределител  4 сигналы счетчика-дешифратора 7 и дешифратора М заполнени  совпадают, и

схема 9 совпадени  разрешает посредством узла 13 перенос информации из узла 12 запоминани  значений рабочих посылок в исполнительный узел 10. На этом прием полного цикла информации завершаетс  и с поступлением стартовой посылки очередного полного цикла весь процесс повтор етс .

Предмет изобретени 

Приемник сигналов телеинформации, содержащий входной узел, соединенный с первыми входами счетчика-дешифратора и узла коммутации, выход которого подключен к одному из входов строб-делител , соединенного

с генератором тактовых импульсов, а выход строб-делител  подключен соответственно к второму и первому входам счетчика-дешифратора и распределител , первый выход «формировани  импульсов последнего подключен

к второму входу узла коммутации, а также