Изобретение относитс к радиотехнике и аожет быть использовано н коррелометрах, Известно многокан-альное устройство задсржки ) поспроизведени нр моугольных нлшульсов, содержащее нервую схему «И, одни вход которой подключен к входу устройства . д)угой вход соединен с выходом генератора нмнульсов Н входом второй схемы «И, 1;ы.код первой схемы «И подключен к первому счетчику, а нулевые выходы каждого разр да нервого счетчика иодключены па одни входы других схем «И, число которых равно чпслу разр до:, счетчика, между входом уст юйства и 1 торымн входами схем «И включена последовательна цепочка, содержаща :хомы , схему «ИЛИ и одиовнбратор, а иыход -утих схем «И подключен на вход заннсп единины каждого разр да второго счетчнка , который подключен также на вход устройства п па вход схемы задержкн фронта. Однако нзвестное устройство сложно. Целью пзобретени вл етс унрон;ение устройства. Дл ЭТ01-0 выходы схемы задержки фронта через вр.едеппые схемы «Палг ть подключены к вюрой схе.мс «ИЛИ, В1)1ход которой нодключеп через вторую схему «ИЕ к нерпой схеме «ИЛИ, нересчетный выход послелЧнего разр да второго счетчика нодключен на вторые входы схем «Иам ть, выходы которых вл ютс выходамп устройства, а день установки нул первого счетчика соединена с выходом п схемы «Пам ти. Па чертеже ириведеиа фуикциона.мьна схема устройства. Многоканальное устройство задержкн н воспроизведени пр моугольн1 1х и: 1иульсов содержит схему «И 1. один вход которой подключен в входу 2 устройства, вход схемы «И 1 соедииен с выходом генератора 3 имнульсов н входом схемы «И 4. Выход схемы «И 1 нодключен к счетчику 5. Мулевые выходы каждого разр да счетчика 5 подключены к входам схем «И G 6| , число которых равно чнслу разр дов счетчи ка 5. Между входом 2 устройства и вторыми входами схем «PI 6 6)-6„ /г включеиа последовательна цепочка, содержан;а схему «НЕ 7, схему «ИЛИ 8 и одповибратор 9. Выходы схем «И 6 6i-6„ /г подключены к входам записи единиц каждого разр да счетчика 10. Выходы схемы 11 задержки фронта через схемы «Пам ть 12 /7подключены к входам схемы «ИЛИ 13, выход которой ИОДКЛК1ЧСН через схему «НЕ 14 к второму входу схемы «ИЛИ 8. Пересчетиый выход счетчика 10 нодключеи к вторым входам схем «Пам ть ,- 12,, rt, выходы которых 15 15i-15„ о вл ютс выходами устройства. Многоканальное устройство задержки и воспроизведени пр моугольных импульсов работает следующим образом. Пр моугольный пмпульс, приход пдий па вход 2 устройства, разрешает проход импульсов от генератора 3 через схему «И 1 на вход счетчика 5, причем число прошедших импульсов будет пропорционально длительпости входного сигнала. В момент окончани входного сигнала через схему «НЕ 7 п схему «ИЛИ 8 запускаетс одновибратор 9, п по его сигналу через схемы «И 6 6i-6„ п происходит перезапись числа импульсов, записанное в двоичиом счетчике 5, в двоичный счетчик 10 в обратном двоичном коде. Таким образом, в счетчике 5 в пр мом коде будет записано число импульсов, пропорциопальпое длительности входного пр моугольного импульса, в счетчике 10 это число записано в обратном двоичном коде. Когда со схемы 11 задержки фронта пр моугольного импульса приходит сигнал, соответствуюш:ей первой задержке, срабатывает схема «Пам ть 12i, па выходе 15i которого по вл етс сигнал, который через схему «ИЛИ 13 и схему «И 4 разрешает проход импульсов от генератора 3 па счетчик 10, дл переполнени которого необходимо количество импульсов, соответствующее длнтельпости входного импульса. В момент переполнени счетчика 10 нмпульс переноса в следующий разр д с выхода последпего разр да счетчика 10 ставит схему «Пам ть 12 в пулевое состо ние, на выходе 15i сигнал пропадает, при этом через схему «НЕ 14 и схему «ИЛИ 8 срабатывает одповпбратор 9. Этот импульс разрешает перезапись числа импульсов из счетчика 5 в счетчик 10 в обратном двоичном коде. Таким образом, получен сигнал па выходе I5i, задержанный на некоторое врем и равный по длительности входному пр моугольному сигналу. Схема готова к воспроизведению сигнала на выходе 152. Так будет продолжатьс до тех пор, пока не будут получены сигналы на всех выходах 15 15i-15„ п. При по влении на выходе 15 п последнего сигнала производитс сброс счетчика 5. После этого схема готова к ио влению следующего сигиала па входе 2. По окончании импульса на выходе 15 /г происходит перезапись состо ни разр дов счетчика 5 в счетчик 10 в обратном двоичном коде, а так как счетчик 5 уже сброшен, то все разр ды счетчика 10 будут переведеиы в обратном двоичном коде в единичное состо ние . Дл сброса счетчика 10 используетс входной импульс. Сброс счетчика 10 идет в момеит действи входного импульса. К моменту перезаписи счетчик находитс в нулеволс состо нии. Предмет изобретени Многоканальное устройство задержки и воспроизведени ир моугольиых импульсов, содержащее первую схему «И, один вход которой подключеп к входу устройства, другой вход соединен с выходом сеиератора импульсов и входом второй схемы «И, выход первой схемы «И подключен к первому счетчику , а нулевые выходы каждого разр да первого счетчика подключены на одни входы других схем «И, число которых равно числу разр дов счетчика, между входом устройства и вторыми входами схе.м «И включена последовательна цепочка, содержаща схемы «НЕ, схему «ИЛИ и ОлЧповибратор, а выход этих схем «И подключен на вход записи едипицы каждого разр да второго счетчика, котор151Й подключеи также па вход устройства и на вход схемы задержки фронта, отличающеес тем, что, с пелью упрощени устройства , выходы схем задержки фронта через введенные схемы «Пам ть подключены к второй схеме «ИЛИ, выход которой подключен через вторую схему «ПЕ к первой схеме «ИЛР1, псресчетный выход последнего разр да второго счетчика подключен па вторые входы схем «Пам ть, выходы которых вл ютс выходами устройства, а цеиь установки пул первого счетчика соединена с выходом п схемы «Пам ть.The invention relates to radio engineering and can be used on correlometers. It is known a multichannel device for compiling radio signals that contains the "I" nerve circuit, one input of which is connected to the input of the device. e) the coaxial input is connected to the output of the generator of nmnuls N by the input of the second circuit “And, 1; s. the code of the first circuit“ And is connected to the first counter, and the zero outputs of each bit of the nerve counter are connected to one input of other circuits “And, the number of which is In the case of a counter to :, counter, between the input of the device and 1 second input of the circuits “And a sequential chain is included, containing: Homes, the OR circuit and the odor detector, and the output of the“ And ”circuits connected to the input of the unit of each digit of the second counter, which is also connected to the input of the device pa pa input circuit we delayed the front. However, the known device is difficult. The purpose of the acquisition is to protect the device. For the ET01-0 outputs of the front delay circuit through the timeless circuits “Palgat are connected to the circuit of the circuit“ OR, B1) 1 output of which the key is connected through the second circuit “IE to the circuit” OR, the unresolved output of the second bit of the second counter is connected to the second inputs of the circuit "Yam", whose outputs are the output of the device, and the day when the first counter is set to zero is connected to the output of the circuit "Memory. Pa drawing irivedeyu-fuiktsion.mna device diagram. The multichannel delayed playback device of the rectangle 1x and: 1uuls contains an AND circuit. One input of which is connected to input 2 of the device, an input circuit of the AND 1 circuit with an output of the generator 3 of the pulses and an input of the circuit AND 4. The output of the circuit And 1 is connected to the counter 5. The mule outputs of each bit of the counter 5 are connected to the inputs of the “And G 6 | , the number of which is equal to the number of bits of the counter 5. Between the input 2 of the device and the second inputs of the circuits "PI 6 6) -6" / g includes a sequential chain, it contains; and the circuit "NOT 7, circuit" OR 8 and the one selector 9. Outputs The “AND 6 6i-6“ / g circuits are connected to the inputs for recording the units of each bit of the counter 10. The outputs of the front delay circuit 11 are connected via the “Memory 12/7” to the inputs of the “OR 13” circuit, the output of which IODKLK1CHSN through the circuit “NOT 14 to to the second input of the circuit “OR 8. Recalculated output of the counter 10 keys to the second inputs of the circuits“ Memory, - 12 ,, rt, the outputs of which are 15 15i-15 " device outputs. The multichannel delay and reproduction device for rectangular pulses operates as follows. Rectangular pmpulse, the arrival of pd pa input device 2, allows the passage of pulses from generator 3 through the circuit "And 1 to the input of counter 5, and the number of transmitted pulses will be proportional to the duration of the input signal. At the moment when the input signal ends, the one-shot 9 is started via the NOT 7n scheme OR 8, and the number of pulses recorded in the binary counter 5 in the binary counter 10 is rewritten in the reverse counter by the AND 6 6i-6 circuit. binary code. Thus, in the counter 5 in the forward code the number of pulses will be recorded, proportional to the duration of the input rectangular pulse, in counter 10 this number is written in the reverse binary code. When a signal arrives from the delayed edge 11 circuit of the rectangular pulse, it corresponds to its first delay, the Memory 12i circuit operates, the output 15i of which generates a signal that through the OR13 circuit and the AND 4 circuit allows the passage of pulses from the generator 3 pa counter 10, which overflow requires a number of pulses, corresponding to the impulse length of the input pulse. When the counter overflows, 10pmpulse of transferring to the next bit from the output of the postdischarge discharge of counter 10 sets the “Memory 12 in a bullet state”, at the output 15i the signal disappears, while through the “NOT 14” and “OR 8” circuit This pulse allows overwriting the number of pulses from counter 5 to counter 10 in the reverse binary code. Thus, a signal was obtained on the output I5i, which was delayed for some time and equal in duration to the input rectangular signal. The circuit is ready to reproduce the signal at output 152. This will continue until signals are received at all outputs of 15 15i-15 "n. When the last signal appears at output 15 n of the last signal, counter 5 is reset. After that, the circuit is ready for After the pulse at output 15 / g, the state of the bits in counter 5 is rewritten into counter 10 in the reverse binary code, and since counter 5 is already reset, all bits in counter 10 will be translated in reverse binary code to one state. An input pulse is used to reset counter 10. The reset of the counter 10 goes to the momentum of the input pulse. By the time of rewriting, the meter is in a zero-wave state. The subject of the invention is a multichannel delay and replay device of pulsed ir pulses containing the first AND circuit, one input of which is connected to the device input, the other input is connected to the output of the pulse sealer and the input of the second And circuit, the output of the first AND circuit is connected to the first counter, and the zero outputs of each bit of the first counter are connected to one input of other circuits “And, the number of which is equal to the number of bits of the counter, between the input of the device and the second inputs of the circuit“ And the sequential string containing The hemes are NOT, the circuit is OR, and the output of these circuits is connected to the input of the entry for each bit of the second counter, which is also connected to the input of the device and to the input of the front delay circuit, which simplifies the device, the outputs of the edge delay circuits through the entered circuits "Memory is connected to the second circuit" OR, the output of which is connected via the second circuit "PE to the first circuit" ILR1, the last output of the last digit of the second counter is connected to the second inputs of the circuits "Memory whose outputs are exits stroystva and tsei pool installation of the first counter connected to the output circuit f "memory.
15i15i