SU482024A1 - Устройство дл обнаружени сбо цикловой синхронизации в системах передачи данных с последовательным декодированием - Google Patents
Устройство дл обнаружени сбо цикловой синхронизации в системах передачи данных с последовательным декодированиемInfo
- Publication number
- SU482024A1 SU482024A1 SU1860965A SU1860965A SU482024A1 SU 482024 A1 SU482024 A1 SU 482024A1 SU 1860965 A SU1860965 A SU 1860965A SU 1860965 A SU1860965 A SU 1860965A SU 482024 A1 SU482024 A1 SU 482024A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- data transmission
- transmission systems
- frame synchronization
- sequential decoding
- cyclic frame
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ СБОЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ В СИСТЕМАХ ПЕРЕДАЧИ ДАННЫХ С ПОСЛЕДОВАТЕЛЬНЫМ ДЕКОДИРОВАНИЕМ кодера, на третий вход сумматора 3 по- i ступает сигнал успешного декодировани . При успешном декодировании сигнал успешного декодировани , поступающий на третий вход сумматора 3, устанавливает его в нулевое положение. Код С положени указател , поступающий на вход устройства, посто нно сравниваетс с выбранным порогом П порогового элемента 1 При . формируетс сигнал на первом выходе порогового элемента 1, при С П.. формируетс сигнал на втором выходе того же порогового элемента. I На первый или второй входы сумматора 3 сигналы, формируемые пороговым эле ментом 1, поступают через элементы И 4 или И 5 при переполнении декодера (при поступлении сигнала переполнени декодера на объединенные вторые входы элементов И 4 и 5). При поступлении сигнала на первый вход сумматора 3 к его содержимому прибавл е с константа Д , при поступлении сигнала на второй вход сумматора 3. - прибавл етЛ„ причем Д, Ai о. с константа Сигнал на выходе устройства формируетс , если содержимое накапливающего сумматора 3 превысит выбранный порог П порогового элемента 2. Значени порогов П и П устанавливают из услови минимального времени обнаружени сбо синхронизации при обеспечении заданной веро тности ложного обнаружени сбо . Предмет изобретени Устройство дл обнаружени цикловой синхронизации в системах передачи данных с последовательным декодированием, содер жащее пороговые элементы и накапливающий сумматор, отличающеес тем, что, с -целью сокращени времени об- , наружени сбо цикловой синхронизации при заданной веро тности ложного обнаружени сбо , выходы первого порогового элемента , вход которого вл етс входом устройства , подключены к одному из входов двух элементов И, на другой вход которых подан сигнал переполнени декодера, а выходы элементов И через накапливающий сумматор, управл емый сигнал.ом успешного декодировани , подключен к входу второго порогового элемента, выход которого вл етс выходом устройства.
быход
Вход
0-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1860965A SU482024A1 (ru) | 1972-12-20 | 1972-12-20 | Устройство дл обнаружени сбо цикловой синхронизации в системах передачи данных с последовательным декодированием |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1860965A SU482024A1 (ru) | 1972-12-20 | 1972-12-20 | Устройство дл обнаружени сбо цикловой синхронизации в системах передачи данных с последовательным декодированием |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU482024A1 true SU482024A1 (ru) | 1975-08-25 |
Family
ID=20536159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1860965A SU482024A1 (ru) | 1972-12-20 | 1972-12-20 | Устройство дл обнаружени сбо цикловой синхронизации в системах передачи данных с последовательным декодированием |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU482024A1 (ru) |
-
1972
- 1972-12-20 SU SU1860965A patent/SU482024A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860003727A (ko) | 텔레비전신호의 움직임 검출방법 | |
| US3453551A (en) | Pulse sequence detector employing a shift register controlling a reversible counter | |
| GB1408696A (en) | Signal transition detection circuit | |
| SU482024A1 (ru) | Устройство дл обнаружени сбо цикловой синхронизации в системах передачи данных с последовательным декодированием | |
| JPS5741069A (en) | Inter-frame encoding system | |
| SU579648A1 (ru) | Приемное телемеханическое устройство частотной информации | |
| KR870001475A (ko) | 디지탈 펄스폭 검출기 | |
| SU364117A1 (ru) | Устройство для оценки качества сигнала | |
| SU446741A1 (ru) | Датчик перемещений | |
| SU617865A1 (ru) | Устройство дл подавлени фоновых составл ющих в видеосигнале | |
| SU465746A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
| SU500129A1 (ru) | Устройство дл контрол движени транспортного средства при переходе с одного пути на другой | |
| SU479263A1 (ru) | Устройство дл обнаружени ошибок | |
| SU362279A1 (ru) | Корректирующее устройство | |
| SU842870A1 (ru) | Устройство дл распознавани СиМВОлОВ | |
| SU456288A1 (ru) | Устройство дл подсчета | |
| SU1713097A1 (ru) | Синхронный коммутатор служебных сигналов | |
| GB1337898A (en) | Signal recognition system | |
| SU559430A1 (ru) | Устройство дл оценки достоверности приема цофровой информации | |
| JPS57114872A (en) | Detecting and display device | |
| SU471594A1 (ru) | Устройство дл счытывани информации | |
| KR960003182A (ko) | Hdlc nrzi 통신 시스템에서의 선로이중화장치 | |
| SU414617A1 (ru) | ||
| SU151988A1 (ru) | Способ обнаружени многократных ошибок при передаче кодов | |
| SU738130A1 (ru) | Детектор перехода через ноль |