SU478303A1 - Device for comparing n binary numbers - Google Patents
Device for comparing n binary numbersInfo
- Publication number
- SU478303A1 SU478303A1 SU1887104A SU1887104A SU478303A1 SU 478303 A1 SU478303 A1 SU 478303A1 SU 1887104 A SU1887104 A SU 1887104A SU 1887104 A SU1887104 A SU 1887104A SU 478303 A1 SU478303 A1 SU 478303A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- circuit
- comparing
- equivalence
- binary numbers
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и вычислительной техники, И естны устрюйства дл сравнени П двоичных чисел, содержащие П кольцевых регистров сдвига, входы которых соединены между собой и подключены к входной шине устройства4 .пр мые выходы всех коль цевых регистров сдвига соединены со входами первой схемы ИЛИ, а инверсные - со входами второй схемы ИЛИ, выходы схем ИЛИ подключены ко входам схемы И, tl схем равнозначности. Цель изобретени расширить класс ре шаемых задач. Дл этого в предлагаемом устройстве пр мой выход каждого кольцевого регистра соединен с одним из входов соответствующей схемы равнозначности, другой вход каждой из которых соединен с шиной управлени , управл ющие входы схем равнозначности подключены к выходу схемы И, а их выходы св заны со входами сброса соответ ствуюЕщх кольцевых регистров сдвига. Предлагаема схема устройства позвол ет автоматически разрешить выборку «.аибольшего или наименьшего из сравниваемых чисел. На чертеже представлена блок-схема предлагаемого устройства. Устройство дл сравнени Л Двоичных чисел содержит по одной управл емой схеме равнозначности 1 на каждый регистр сдвига 2, схемы И 3 и ИЛИ 4 и 5. Предлагаемое устройство работает следующим образом. При подаче импульса сдвига на вход устройства числа в регистрах сдвига 2 сдвигаютс на одну позицию в сторону старших разр дов. При этом пр мой и инверсных сигналы с выхода каждого регистра сдвига 2 поступают на входы схем ИЛИ .4 и 5 соответственно. На выходе схемы И 3 возникает сигнал неравенства в том случае, если в сравниваемом разр де обнаруживаетс неравенство . Этот сигнал поступает на управл ющий вход каждой схемы равнозначности 1. При этом на выходе любой схемы равнозначности 1 возникает сигнал сброса соотретственного регистра сдвига в том случае если информаци в сравниваемом разр де данного регистра сдвига 2 одинакова с информацией на шине выборки наибольшего или наименьшего из сравниваемых чисел.The invention relates to automation and computing and can be used in the implementation of technical equipment of discrete automation and computing, and there are natural devices for comparing F binary numbers, containing F ring shift registers, the inputs of which are interconnected and connected to the input bus of the device 4. Direct the outputs of all annular shift registers are connected to the inputs of the first OR circuit, and the inverse outputs to the inputs of the second OR circuit, the outputs of the OR circuit are connected to the inputs of the AND, tl circuits of equivalence. The purpose of the invention is to expand the class of tasks. For this, in the proposed device, the direct output of each ring register is connected to one of the inputs of the corresponding equivalence circuit, the other input of each of which is connected to the control bus, the control inputs of the equivalence circuit are connected to the output of the AND circuit, and their outputs are connected to the reset inputs of the corresponding storing annular shift registers. The proposed device scheme allows you to automatically allow the selection of the " most or least of the compared numbers. The drawing shows a block diagram of the proposed device. The device for comparing the L Binary numbers contains one controlled equivalence scheme 1 for each shift register 2, the AND 3 and OR 4 and 5 schemes. The proposed device works as follows. When a shift pulse is applied to the device input, the numbers in shift registers 2 are shifted by one position in the direction of the higher bits. In this case, the direct and inverse signals from the output of each shift register 2 are fed to the inputs of the OR .4 and 5 circuits, respectively. At the output of the AND 3 circuit, an inequality signal arises if an inequality is detected in the compared bit. This signal is fed to the control input of each equivalence circuit 1. At the output of any equivalence circuit 1, a reset signal is generated for the corresponding shift register in the event that the information in the compared bit of the shift register 2 is the same as the information on the sample bus of the largest or smallest numbers
Например, при выборке наименьшего из р да чисел на шине разрешени выборки должен быть единичный потенциал.For example, when sampling the smallest of a number of numbers on the sample resolution bus, there should be a unit potential.
При поступлении сигнала неравенства из схемы И 3 и единичном сигнале на пр мом выходе данного регистра сдвига 2 в нем происходит сброс информации, так как ,на обоих входах данной схемы равнозначности 1 одинаковые единичные сигналы.When an inequality signal arrives from an AND 3 circuit and a single signal at the direct output of this shift register 2, information is reset in it, since, at both inputs of this equivalence circuit 1, there are identical individual signals.
При выборе наибольшего из р да чисел на шине разрешени выборки должен быть нулевой потенциал. При поступлении сигнала неравенства от схемы И 3 и нулевом сигнале на пр мом выходе данного регистра 2 в нем происходит сброс информации, так как на обоих входах данной схемы When choosing the largest of a number of numbers on the sample resolution bus, there should be zero potential. When an inequality signal arrives from an AND 3 circuit and a zero signal at the direct output of this register 2, information is reset in it, since at both inputs of this circuit
1 одинаковые нулевые сигравнозначности налы.1 identical zero signals.
Предмет изобретени Subject invention
Устройство дл сравнени П двоичных чисел, содержащее fl кольцевых регистров сдвига, входы которых соединены ме ьду собой и подключены к входной шине устройства, пр мые выходы всех кольцёвьрс регистров сдвига соединены со входами первой схемы ИЛИ, а инверсные выходы со входами второй схемы ИЛИ, выходы ; ем ИЛИ подключены ко входам схемы И, ; / схем равнозначности, отличающеес тем, что, с целью расширени класса решаемых задач, в нем пр мой выход каждого кольцевого регистра соединен с одним из входов соответствующей схемы равнозначности, другой вход каждой из i , которых соединен с шиной управлени , i : упра1ал юшие входы схем равнозначности ; подключены к входу схемы И, а их выходы св заны со входами сброса соответствующих кольцевых регистров сдвига.A device for comparing P binary numbers containing fl ring-shaped shift registers, the inputs of which are connected to each other and connected to the device input bus, the direct outputs of all the shift registers are connected to the inputs of the first OR circuit, and the inverse outputs with the inputs of the second OR circuit, outputs ; Eat OR are connected to the inputs of the AND,; / equivalence circuits, characterized in that, in order to expand the class of tasks to be performed, it has a direct output of each ring register connected to one of the inputs of the corresponding equivalence scheme, another input of each of i that is connected to the control bus, i: the most important inputs equivalence schemes; are connected to the input of the AND circuit, and their outputs are connected to the reset inputs of the corresponding ring shift registers.
JJ
оabout
DD
«I"I
pp
«t tI-J"T tI-J
DD
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1887104A SU478303A1 (en) | 1973-02-28 | 1973-02-28 | Device for comparing n binary numbers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1887104A SU478303A1 (en) | 1973-02-28 | 1973-02-28 | Device for comparing n binary numbers |
Publications (1)
Publication Number | Publication Date |
---|---|
SU478303A1 true SU478303A1 (en) | 1975-07-25 |
Family
ID=20543623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1887104A SU478303A1 (en) | 1973-02-28 | 1973-02-28 | Device for comparing n binary numbers |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU478303A1 (en) |
-
1973
- 1973-02-28 SU SU1887104A patent/SU478303A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890002756A (en) | Data processing accelerator | |
SU478303A1 (en) | Device for comparing n binary numbers | |
US3212009A (en) | Digital register employing inhibiting means allowing gating only under preset conditions and in certain order | |
US3047806A (en) | Random pulse discriminator circuit | |
US3638002A (en) | High-speed direct binary-to-binary coded decimal converter | |
SU911510A1 (en) | Device for determining maximum number | |
SU667966A1 (en) | Number comparing device | |
US4301504A (en) | Input-output apparatus for a microprocessor | |
SU809167A1 (en) | Device for comparing binary numbers | |
SU1037246A1 (en) | Number sorting device | |
SU424142A1 (en) | DEVICE COMPARISON OF TWO NUMBERS IN DIGITAL CODE | |
SU557510A1 (en) | Device for distributing multi-frame code signals | |
SU1552171A1 (en) | Device for comparison of numbers in residual classes system | |
SU703907A1 (en) | Maximum signal selector | |
SU556500A1 (en) | Memory register for shift register | |
SU588561A1 (en) | Associative memory | |
SU729586A1 (en) | Number comparing arrangement | |
SU1030816A1 (en) | Device for geometrical transformations of object images | |
SU1462281A1 (en) | Function generator | |
SU450162A1 (en) | Tunable phase-pulse multi-stable element | |
SU466508A1 (en) | Device for comparing binary numbers | |
SU1053100A1 (en) | Device for determining average value of odd set of of number | |
SU900280A1 (en) | Device for comparison of binary numbers | |
SU395987A1 (en) | TO AUTHOR'S CERTIFICATE. Cl. H 03k 23 / 00UDK 681.3.055 (088.8) | |
GB1113431A (en) | Improvement relating to radar apparatus |