SU471560A1 - Система дл автоматического контрол электрических параметров электронных схем - Google Patents

Система дл автоматического контрол электрических параметров электронных схем

Info

Publication number
SU471560A1
SU471560A1 SU1792532A SU1792532A SU471560A1 SU 471560 A1 SU471560 A1 SU 471560A1 SU 1792532 A SU1792532 A SU 1792532A SU 1792532 A SU1792532 A SU 1792532A SU 471560 A1 SU471560 A1 SU 471560A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
group
register
scanning device
Prior art date
Application number
SU1792532A
Other languages
English (en)
Inventor
Евгений Васильевич Батырев
Лев Александрович Богородицкий
Олег Григорьевич Грачев
Юрий Сергеевич Лебедев
Владилен Игнатьевич Лышенко
Вальтер Амиакович Маилян
Леонид Михайлович Попель
Original Assignee
Предприятие П/Я В-8495
Московский институт электронной техники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8495, Московский институт электронной техники filed Critical Предприятие П/Я В-8495
Priority to SU1792532A priority Critical patent/SU471560A1/ru
Application granted granted Critical
Publication of SU471560A1 publication Critical patent/SU471560A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

3
гистры 8, 9, блок 10, прерывающий программы , регистры // признаков программ и т дешифраторов 12, причем перва  группа выходов 13 сканирующего устройства 7 соединена с входами электронных ключей 4, на которые поступают управл ющие сигпалы, а перва  группа его входов 14 подключена к выходам га-разр дного регистра 5, перва  группа входов 15 которого соединена с выходами вычислительных машин 2, а втора  группа входов 16 «-разр дного регистра 8 соединена с выходами сканирующего устройства 7, втора  группа входов 17 которого соединена с выходами т-разр дного регистра 9, перва  группа входов 18 т-разр дного регистра 9 соединена с выходами контрольных установок Л а втора  группа входов/5 т-разр дного регистра 9 соединена с выхода1ми сканирующего устройства 7, втора  группа выходов 20 сканирующего устройства 7 соединена с входами блока 10, прерывающего программы, выходы блока 10 соединены с входами вычислительных машин 2, входы и выходы регистров // признаков программ соединены с информационными шинами 6 коммутатора 3, а входы дешифраторов 12 подключены к адресным шинам 5 коммутатора 3, выходы дешифратора 12 соединены с входами регистров 11 признаков программ.
Система работает следующим образом.
Пусть в исходном состо нии в запоминающие устройства всех вычислительных машин 2 записана одна и та же программа работы системы и ни одна вычислительна  машина 2 не подключена к соответствующим контрольным установкам /. Регистры 8, 9, 11 установлены в исходное состо ние. (Триггеры регистров S и 5 установлены в единичное состо ние, а регистров // - в нулевое). Начинает работать сканирующее устройство 7. Последовательно расшифровыва  комбинации сигналов с триггеров регистров 8 м 9, поступающих на входы 14 и 17 устройства 7.
Сканирующее устройство 7 при помощи электронных ключей 4 подключает одну за другой к первой установке / первую вычислительную машину 2, к второй - вторую и т. д., а к п-й установке 1 подключаетс   -  вычислительна  машина 2 и одновременно с подключением к установкам / вычислительных машин 2 сигналами, поступаюшими на входы 16 и 19 из сканирующего устройства 7, устанавливаетс  в нулевое состо ние, соответствующее выбранным установкам / и вычислительным машинам 2, триггеры регистров 5 и 9. По выходам 20 сигналы сканирующего устройства 7 поступают через блок 10 на входы прерывани  соответствующей вычислительной машины 2. По сигналам прерывани  вычислительные машины 2 осуществл ют ввод программ контрол  в установки /,
Система контрол  начинает работать.
После ввода командной и информационной частей программы начинаетс  выполне4
ние программы контрол  установками /. По окончании ввода программы контрол  вычислительные машины 2 выдают по входам 15 сигналы, которые устанавливают соответствующие триггеры регистра 8 в единичное состо ние (признак свободной дл  обслуживани  вычислительной машины). Кроме этого последн   перед прерыванием команда программы контрол  расшифровываетс  дешифратором 1:2 и подготавливает к приему информации регистр //. iB регистр // записываетс  последнее перед прерыванием информационное слово - адрес  чейки пам ти , с которого должно быть продолжено после прерывани  дальнейшее выполнение программы .
Непрерывно работаюшее сканирующее устройство 7 подключает аналогично описан„ ному выше освободившуюс  вычислительную машину 2 к п+ 1 установке / и т. д.
По окончании выполнени  программы контрол  установки / выдают сигнал окончани  работы. Этот сигнал по входам 18 поступает
д на регистр 9, устанавлива  в единичное состо ние соответствующий триггер регистра 9. При по влении свободной дл  обслуживани  вычислительной машины 2, о чем укажет соответствующий триггер регистра 8, сканируюQ щее устройство 7 подключит к ней ожидающую обслуживани  установку /. Вычислительна  машина 2 первой командой через дещифратор 12 опросит регистр //, хран щий адрес  чейки пам ти, на которой ранее была
прервана нрограмма контрол , расшифрует его и начнет выполнение следующей части программы. Аналогично работают и остальные установки.
Предмет изоб|рете-ни«
Система дл  автоматического контрол  электрических параметров электронных схем с нрименением т контрольных установок и
вычислительных машпн, соедин емых между собой при помощи коммутатора, имеющего шХ/гХ(у% + /) электронных ключей и обеспечивающего переключение / адресных и k информационных шин, отличающа с  тем,
что, с целью увеличени  производительности системы, в нее введены сканирующее устройство , п- и .п-разр дные сдвигающие регистры, блок, прерывающий программы, регистры признаков программ и т дешифраторов, причем перва  группа выходов сканирующего устройства соединена с входами управлени  электронными ключами, а перва  группа его входов подключена к выходам /г-разр дного регистра, перва  группа входов которого соединена с выходами вычислительных машин, а втора  группа входов /г-разр дного регистра соединена с выходами сканирующего устройства , втора  группа входов которого соединена с выходами т-разр дного регистра,
перва  группа входов т-разр дного регистра
соединена с выходами контрольных установок , а втора  группа входов т-разр дного регистра соединена с выходами сканирующего устройства, втора  группа выходов сканирующего устройства соединена с входами блока, прерывающего программы, выходы блока, прерывающего программы, соединены
с входами вычислительных мащин, входы и выходы регистров признаков программ соединены с информациопнымп шинами коммутатора , а входы дешифраторов подключены к адресным шинам коммутатора, выходы дешифратора соединены с входами регистров признаков программ.
SU1792532A 1972-06-05 1972-06-05 Система дл автоматического контрол электрических параметров электронных схем SU471560A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1792532A SU471560A1 (ru) 1972-06-05 1972-06-05 Система дл автоматического контрол электрических параметров электронных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1792532A SU471560A1 (ru) 1972-06-05 1972-06-05 Система дл автоматического контрол электрических параметров электронных схем

Publications (1)

Publication Number Publication Date
SU471560A1 true SU471560A1 (ru) 1975-05-25

Family

ID=20516603

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1792532A SU471560A1 (ru) 1972-06-05 1972-06-05 Система дл автоматического контрол электрических параметров электронных схем

Country Status (1)

Country Link
SU (1) SU471560A1 (ru)

Similar Documents

Publication Publication Date Title
US3842405A (en) Communications control unit
US3909790A (en) Minicomputer with selector channel input-output system and interrupt system
FR1389496A (fr) Dispositif de rupture de séquence automatique pour équipement de traitement de données
KR960015311A (ko) 데이타 처리 시스템 및 데이타 처리 방법
US3566366A (en) Selective execution circuit for program controlled data processors
SU471560A1 (ru) Система дл автоматического контрол электрических параметров электронных схем
KR850006745A (ko) 프로세서간 결합방식
US3593316A (en) Data terminal processor
US3281792A (en) Electrical digital computers
KR100654499B1 (ko) 텔레매틱스 단말기의 프런트 패널 키입력 장치 및 방법
SU1474652A1 (ru) Устройство управлени резервированием
SU1226452A2 (ru) Микропрограммное устройство управлени
RU2320001C1 (ru) Устройство приоритетного обслуживания запросов
SU610113A1 (ru) Устройство дл транслировани программ
SU949557A1 (ru) Устройство дл контрол электрических параметров электронных схем
SU777653A1 (ru) Периферийный процессор дл телефонной коммутационной системы
JPS6252897B2 (ru)
SU545983A1 (ru) Устройство управлени каналами
SU1432535A1 (ru) Устройство дл сопр жени абонентов с ЭВМ
JPS5831219Y2 (ja) デンソウソウチ
SU1462340A1 (ru) Устройство сопр жени вычислительных машин
SU1156082A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с накопител ми на магнитных носител х
SU432500A1 (ru) Устройство д.ля сопряжения мультипрограммной электронной вычислительной машины с группойканалов связи
JPS59178533A (ja) キ−ボ−ド式入力装置
JPH03252750A (ja) 割り込み制御回路