SU470866A1

SU470866A1 - Memory device

Info

Publication number: SU470866A1
Application number: SU1762198A
Authority: SU
Inventors: Виктор Иванович Корнейчук; Александр Васильевич Городний; Александр Иванович Небукин
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1972-03-21
Filing date: 1972-03-21
Publication date: 1975-05-15

Description

Изобретение относитс к области запоминающих устройств.The invention relates to the field of storage devices.

Известно запоминающее устройство, содержащее накопитель, подключенный через адресные формирователи и вентили к регистру адреса и через разр дные формирователи и вентили-к выходам блока кодировани и входам блока декодировани , подсоединенного к блоку управлени и выходному регистру, входной регистр, подключенный к информационным входам устройства, и блок схем «ИЛИ.A memory device is known that contains a drive connected via address drivers and gates to the address register and through bit drivers and gates to the outputs of the coding unit and inputs to the decoding unit connected to the control unit and the output register, an input register connected to the information inputs of the device, and the block diagram "OR.

Недостатком известного устройства вл етс невысока эффективна емкость устройства .A disadvantage of the known device is the low effective capacity of the device.

Предложенное запоминающее устройство отличаетс от известного тем, что оно содержит схему поразр дного сравнени , входы которой подсоединены к выходам входного н выходного регистров, а выходы - к одним из входов блока схем «ИЛИ, другие входы которого подсоединены к выходам выходного регистра , а выходы - к информационным выходам устройства. Кроме того, другие входы блока схем «ИЛИ подсоединены к выходам введенного в устройство блока схем «И, информационные входы которого соединены с выходами блока декодировани и одними из входов входного регистра.The proposed storage device differs from the known one in that it contains a bitwise comparison circuit, the inputs of which are connected to the outputs of the input and output registers, and the outputs - to one of the inputs of the OR circuit block, the other inputs of which are connected to the outputs of the output register, and outputs to the information outlets of the device. In addition, the other inputs of the OR circuit block are connected to the outputs of the AND circuit block inserted into the device, the information inputs of which are connected to the outputs of the decoding unit and one of the inputs of the input register.

Указанные отличи позвол ют повысить эффективную емкость и надежность работы yci ройства.These differences allow to increase the effective capacity and reliability of the yci operation.

На чертеже изображена блок-схема предлагаемого запоминающего устройства. Устройство содержит регистр 1 адреса с информационными входами 2. Выходы регистра 1 св заны через адресные формирователи и вентили (см. чертеж, блок 3) с накопителем 4. Информационные выходы накопител черезThe drawing shows a block diagram of the proposed storage device. The device contains a register of 1 address with information inputs 2. The outputs of register 1 are connected via address drivers and gates (see drawing, block 3) to storage device 4. Information outputs of a storage device through

разр дные формирователи и вентили (см. чертеж , блок 5) соединены со входами блока 6 декодировани . Блок 6 подключен ко входам выходного регистра 7, выходы которого св заны с одним из входов блока 8 схем «ИЛИ,bit drivers and valves (see drawing, block 5) are connected to the inputs of decoding unit 6. Block 6 is connected to the inputs of the output register 7, the outputs of which are connected to one of the inputs of block 8 of the OR,

ко входам входного регистра 9 и через блок 10 схем «И - к другим входам блока 8, выходы которого соединены с информационными выходами 11 устройства. Информационные входы 12 устройства св заны со входами регистра 9 и с одним из входов блока 13 схем «Или, с другими входами которого соединены выходы регистра 9, а выходы блока 13 подключены к блоку 14 кодировани . Выходы блока 14 через блок 5 св заны с информационными входами накопител 4. Выходы регистров 7 и 9 соединены со .входами схемы 5 поразр дного сравнени , выходы которой подключены к третьим входам блока 8. Регистры 1, 7 и 9, блоки 3, 5, 6 и 10 соединены с блокомto the inputs of the input register 9 and through the block 10 of the circuits "And - to the other inputs of the block 8, the outputs of which are connected to the information outputs 11 of the device. The information inputs 12 of the device are connected to the inputs of the register 9 and one of the inputs of the block 13 of the circuits Or, the outputs of the register 9 are connected to the other inputs, and the outputs of the block 13 are connected to the encoding block 14. The outputs of block 14 through block 5 are connected to the information inputs of accumulator 4. The outputs of registers 7 and 9 are connected to the inputs of a bit-wise comparison circuit 5, the outputs of which are connected to the third inputs of block 8. Registers 1, 7 and 9, blocks 3, 5, 6 and 10 are connected to the unit

16 управлени , который имеет входы 17 и выходы 18. Схема 15 имеет управл ющий выход 19.16 is a control that has inputs 17 and outputs 18. Circuit 15 has control output 19.

Предложенное устройство работает следующим образом.The proposed device operates as follows.

На регистр 1 ло входам 2 поступает адрес запоминающей чейки накопител 4, к которой необходимо обратитьс .Register 1 of inputs 2 receives the address of the storage cell of drive 4, to which it is necessary to refer.

При записи информационное слово поступает по входам 12 устройства в регистр 9, а затем через блоки 13, 14 и 5 - в накопитель 4. Дл повыщени быстродействи информационное слово со входов 12 подаетс через другие входы блока 13 и блоки 14 и 5 в накопитель 4.When writing, the information word enters the inputs 12 of the device in register 9, and then through blocks 13, 14 and 5 to drive 4. To increase speed, the information word from inputs 12 is fed through other inputs of block 13 and blocks 14 and 5 to drive 4.

При считывании содержимое запоминающей чейки накопител 4 через блок 5 поступает в блок 6, который декодирует кодовое слово, выдава сигнал о наличии или отсутствии ощибки.When reading the contents of the storage cell of the accumulator 4, through the block 5 enters the block 6, which decodes the code word, signaling the presence or absence of a fault.

В случае отсутстви ощибки информационное слово поступает в регистр 7 и через блок 8 - на выходы 11 устройства. Дл повыщени быстродействи информационное слово из блока 6 декодировани передаетс через блоки 10 и 8 на выход 11 устройства.If there is no error, the information word enters the register 7 and through block 8 - to the outputs 11 of the device. To increase the speed, the information word from the decoding unit 6 is transmitted through the blocks 10 and 8 to the output 11 of the device.

В случае наличи ошибки информационное слово поступает в регистры 7 и 9, а блок 10 схем «И блокируетс ..сигналом из блоков 16 и 6. Затем в ту же чейку накопител 4 производитс запись обратного кода содержимого регистра 9 с последующим считыванием этого кода на регистр 9. Занись обратного кода производитс по цепи: регистр 9, блоки 13, 14 и 5, накопитель 4, а считывание - по цепи: накопитель 4, «блоки 5 и 6, регистр 9. Коды с регистров 7 и 9 поступают в схему 15. Схема 15 реализует логическую функцию вида 2, bicp, где Zi - сигнал на выходе i-ro разр да схемы 15 (, 2,..., п), Ьг - сигнал на выходе с-го разр да регистра 9 (i 1, 2,.. ., п), п - число разр дов в информационном слове, ф - функци области исправл емых ощибок, т. е. , если кратность отказа, определ ема , например , количеством совпадающих цифр в одноименных разр дах регистров 7 и 9, не превосходит максимально допустимой величины, и Ф О в противном случае.In the event of an error, the information word enters registers 7 and 9, and block 10 of the And blocks is blocked. By a signal from blocks 16 and 6. Then, in the same cell of accumulator 4, the reverse code of the contents of register 9 is written, followed by reading this code to register 9. Occupation of the return code is carried out on a chain: register 9, blocks 13, 14 and 5, drive 4, and reading - on a chain: drive 4, "blocks 5 and 6, register 9. Codes from registers 7 and 9 enter circuit 15 Scheme 15 implements the type 2, bicp function, where Zi is the signal at the output of the i-ro bit of the circuit 15 (, 2, ..., p), lg - a signal at the output of the 9th digit of register 9 (i 1, 2, ..., n), n - the number of bits in the information word, f - the function of the area of correctable errors, i.e., if the failure rate, determined, for example, by the number of matching digits in the same bits of registers 7 and 9, does not exceed the maximum permissible value, and Ф О otherwise.

Если кратность отказа не превосходит .максимально допустимой величины (), то ощибка может быть исправлена, и обратный код содержимого регистра 9, представл ющий собой истинное информационное слово, с выходов схемы 15 выдаетс через блок 8 на выходы 11 устройства. Если кратность отказа превыщает максимально допустимую величину (), то исправление ощибки невозможно, выдачи обратного кода содержимого регистраIf the failure rate does not exceed the maximum permissible value (), then the error can be corrected, and the reverse content register code 9, which is a true information word, is output from the outputs of circuit 15 through block 8 to outputs 11 of the device. If the failure rate exceeds the maximum allowed value (), then the correction of the error is impossible, issuing the reverse code of the register contents

9 не происходит, а на выходе 19 схемы 15 по вл етс сигнал «Отказ.9 does not occur, and at the output 19 of circuit 15, the signal “Failure.

Допустим, при использовании кода с контролем на четкость в некоторую запоминающую чейку накопител 4 записываетс информационное слово 0100 (), и при очередном считываний содержимого этой чейки блок 6 выдает сигнал «Ощибка в блок 16. При этом блок 10 схем «И блокируетс , а вSuppose, when using a clear control code, information word 0100 () is recorded in some memory cell of accumulator 4, and at the next readings of the contents of this cell, block 6 generates an error signal in block 16. At the same time, block 10 of the circuits And is blocked, and

регистрах 7 и 9 записываетс , например, 1100 (в подчеркнутом разр де произошло искажение информации, вызванное, например, одиночным отказом в запоминающей чейке накопител 4). Затем происходит запись в ту жеregisters 7 and 9 are recorded, for example, 1100 (in the underlined category, information was distorted, caused, for example, by a single failure in the memory cell of drive 4). Then it writes to the same

чейку накопител 4 обратного кода содержимого регистра 9 и последующее его считывание на этот же регистр. В результате, в регистре 7 записываетс код 1100, а в регистре 9 - код 1011. Схема 15, определив, что кратность отказа не превосходит максимально допустимой величины, равной единице, выдает обратный код содержимого регистра 9 в блок 8. Следовательно, на выходах 11 устройства имеет место истинное информационное словоcell storage 4 of the reverse code of the contents of the register 9 and its subsequent reading on the same register. As a result, code 1100 is written in register 7, and code 1011 is written in register 9. Having determined that the failure rate does not exceed the maximum permissible value equal to one, it returns the reverse code of the contents of register 9 to block 8. Consequently, at outputs 11 device holds true information word

0100.0100.

Таким образом, описанное устройство позвол ет обеспечить исправление обнаруженных ощибок в общем случае при использовании кодов , исправл ющих ощибки кратности п и обнаруживающих ощибки кратности (п+1), где , 1, 2,...., (например, код Хэ.мминга, исправл ющий одиночную ощибку и обнаруживающий двойную ошибку и др.).Thus, the described device allows for the correction of detected errors in the general case using codes correcting errors of multiplicity n and detecting errors of multiplicity (n + 1), where, 1, 2, ...., (for example, the Ho code. A mminga that corrects a single error and detects a double error, etc.).

Предмет изобретени Subject invention

Запоминающее устройство, содержащее накопитель , подключенный через адресные формирователи и вентили к регистру адреса и через разр дные формирователи и вентили - к выходу блока кодировани и входу блока декодировани , подсоединеииого к блоку управлени и выходному регистру, входной регистр и блок схем «ИЛИ, отличающеес тем,A storage device containing a drive connected via address drivers and gates to the address register and through bit drivers and gates to the output of the coding block and the input of the decoding unit connected to the control unit and the output register, the input register and the block of OR circuits differing from ,

что, с целью новыщени эффективной емкости устройства, оно содержит схему поразр дного сравнени , входы которой подключены к выходам входного и выходного регистров, а выходы - к одним из входов блока схем «ИЛИ,that, in order to increase the effective capacity of the device, it contains a one-bit comparison circuit, the inputs of which are connected to the outputs of the input and output registers, and the outputs to one of the inputs of the OR

другие входы которого подсоединены к вы.ходам выходного регистра и выходам введенного в устройство блока схем «И, инфор.мационные входы которого соединены с выходами блока декодировани и одними из входовthe other inputs of which are connected to the outputs of the output register and the outputs of the AND block input circuit inserted in the device, whose information inputs are connected to the outputs of the decoding block and one of the inputs

входного регистра, а выходы блока схем «ИЛИ цодключены к информационным выходам устройства.the input register, and the outputs of the block “OR connected to the information outputs of the device.