SU454554A1 - Device to control the transmission of information - Google Patents

Device to control the transmission of information

Info

Publication number
SU454554A1
SU454554A1 SU1845275A SU1845275A SU454554A1 SU 454554 A1 SU454554 A1 SU 454554A1 SU 1845275 A SU1845275 A SU 1845275A SU 1845275 A SU1845275 A SU 1845275A SU 454554 A1 SU454554 A1 SU 454554A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
output
information
input
bit
Prior art date
Application number
SU1845275A
Other languages
Russian (ru)
Inventor
Александр Васильевич Городний
Виктор Иванович Корнейчук
Александр Иванович Небукин
Original Assignee
Киевский Ордена Ленина Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт filed Critical Киевский Ордена Ленина Политехнический Институт
Priority to SU1845275A priority Critical patent/SU454554A1/en
Application granted granted Critical
Publication of SU454554A1 publication Critical patent/SU454554A1/en

Links

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ(54) DEVICE FOR THE CONTROL OF INFORMATION TRANSFER

кодирующей схемы 1 полученное кодовое слово проходит на первый выход 11 предлагаемого устройства и через четвертую группу схем ИЛИ 8 - на вход декодируюгцей схемы 2, со второго выхода которой информационное слово выдаетс  через вторую группу схем ИЛИ 6 на вход многоразр дной схемы сравнени  4. Декодированное кодовое слово поразр дно сравниваетс  многоразр дной схемой сравнени  4 с информационным словом, поступившим из АУ 13. Совпадение содержимого всех разр дов информационных слов свидетельствует об отсутствии отказов (сбоев) в кодирующей схеме 1 и декодирующей схеме 2, а несовпадение содержимого отдельных разр дов соответствует наличию отказов (сбоев).of the encoding circuit 1, the received code word passes to the first output 11 of the proposed device and through the fourth group of OR 8 circuits to the input of the decoder circuit 2, from the second output of which the information word is output through the second group of OR 6 circuits to the input of the multi-digit comparison circuit 4. Decoded code bit word is compared by a multi-bit comparison circuit 4 with an information word received from AU 13. The coincidence of the contents of all bits of information words indicates the absence of failures (malfunctions) in the coding second decoding scheme 1 and scheme 2, and the contents of the individual mismatch bits corresponds to the presence of failures (failures).

Если в одном из разр дов декодирующей схемы 2 произошел отказ, а кодирующа  схема 1 работает нормально, то декодированное слово содержит ошибку в одном из разр дов, позици  которого соответствует разр ду декодирующей схемы 2, где имеетс  отказ. При этом сигнал с выхода многоразр дной схемы сравнени  4 показывает несовпадение в одном разр де, номер которого указывает место ошибки.If a failure occurred in one of the bits of the decoding circuit 2, and the encoding circuit 1 works normally, then the decoded word contains an error in one of the bits whose position corresponds to the bit of the decoding circuit 2 where there is a failure. In this case, the signal from the output of the multi-bit comparison circuit 4 shows a discrepancy in one bit, the number of which indicates the location of the error.

Если из-за неправильной работы кодируюющей схемы 1 кодовое слово на ее выходе содержит ошибку в одном из разр дов, то при использовании дл  контрол  информации, например , хода Хемминга, эта ошибка будет исправлена и сигнал с выхода многоразр дной схемы сравнени  4 покажет совпадение во всех разр дах. Ио вление в декодирующей схеме 2 корректирующего сигнала позволит установить наличие неисправности в кодирущей схеме 1 и, кроме того, исправить возникшую ошибку в кодовом слове. Если кратность ошибки превышает корректирующую способность декодирующей схемы 2, то декодирующа  схема 2 выдает сигнал «Неисправима  ошибка, что свидетельствует о неисправности кодирующей схемы 1.If, due to the incorrect operation of coding scheme 1, the code word at its output contains an error in one of the bits, then when using information such as Hamming, for control, this error will be corrected and the signal from the output of the multi-bit comparison circuit 4 will show a match in all bit dah. The indication in the decoding circuit 2 of the correction signal will make it possible to establish the presence of a malfunction in the coding circuit 1 and, in addition, to correct the error that occurred in the code word. If the error rate exceeds the correction ability of the decoding circuit 2, then the decoding circuit 2 generates the signal "Unrecoverable error, which indicates a malfunction of the encoding scheme 1.

При считывании кодовое слово, выдаваемое из ЗУ 14 на второй вход 10 предлагаемого устройства, поступает через четвертую группу схем ИЛИ 8 в многоразр дную схему сравнени  4 и через третью группу схем ИЛИ 7 на вход декодирующей схемы 2. С первого выхода декодирующей схемы 2 полученное информационное слово проходит на второй выход 12 предлагаемого устройства и через первую группу схем ИЛИ 5 - на вход кодирующей схемы 1, со второго выхода которой кодовое слово выдаетс  через вторую группу схем ИЛИ 6 па вход многоразр дной схемы сравнени  4. Вновь полученное кодовое слово поразр дно сравниваетс  многоразр дной схемой сравнени  4 с кодовым словом, поступившим из ЗУ 14. Совпадение содержимого всех разр дов кодовых слов свидетельствует об отсутствии отказов (сбоев) в кодирующей схеме 1 и в декодирующей схеме 2, а несовпадение содержимого отдельных разр дов - о наличии отказов (сбоев).When reading, the code word outputted from memory 14 to the second input 10 of the proposed device enters through the fourth group of OR 8 circuits into the multi-bit comparison circuit 4 and through the third group of OR 7 circuits to the input of decoding circuit 2. From the first output of decoding circuit 2, the information received the word passes to the second output 12 of the proposed device and through the first group of OR 5 schemes to the input of coding circuit 1, from the second output of which the code word is output through the second group of OR 6 circuits to the input of the multi-bit comparison circuit 4. Again the bit code word considered is compared by a multi-bit comparison circuit 4 with a code word received from memory 14. The coincidence of the contents of all codeword bits indicates the absence of failures (failures) in coding circuit 1 and in decoding circuit 2, and the mismatch of the contents of individual bits - about the presence of failures (failures).

Если в одном из разр дов кодирующей схемы 1 произошел отказ при исправной работе декодирующей схемы 2, то вновь полученное кодовое слово содержит ошибку в одном из разр дов, позици  которого соответствует тому разр ду кодирующей схемы 1, где имеетс  отказ. При этом сигнал с выхода многоразр дной схемы сравнени  4 показывает несовпадение в одном разр де, номер которого указывает место ошибки.If one of the bits of the coding scheme 1 failed during the correct operation of the decoding scheme 2, the newly received code word contains an error in one of the bits whose position corresponds to the bit of the coding scheme 1 where there is a failure. In this case, the signal from the output of the multi-bit comparison circuit 4 shows a discrepancy in one bit, the number of which indicates the location of the error.

Если из-за неправильной работы декодирующей схемы 2 информационное слово на ее выходе содержит ошибку в одном из разр дов , то вновь полученное кодовое слово отличаетс  от кодового слова, считанного из ЗУ 14, по крайней мере в а разр дах (где а - минимальное кодовое рассто ние используемого кода). Например, если используетс  код Хэмминга с минимальным кодовом рассто нием а 3, то при несовпадении информационного слова, получаемого на выходе декодирующей схемы 2, с истинным информационным словом в одном разр де вновь полученное кодовое слово будет отличатьс  от считанного из ЗУ 14, по крайней мере, в трех разр дах , а именно один - в информационной части кодового слова и два - в контрольной его части. Несовпадение разр дов информационной части кодового слова при одновременном несовпадении разр дов контрольной его части, обнаруживаемое многоразр дной схемой сравнени  4, свидетельствует о неисправности декодирующей схемы 2. При этом по несовпадению в информационных разр дах можно определить номер отказавшего разр да декодирующей схемы 2, что позвол ет исправить возникшую ошибку. Таким образом, в предлагаемом устройствеIf, due to the incorrect operation of the decoding circuit 2, the information word at its output contains an error in one of the bits, then the newly received code word differs from the code word read from memory 14, at least in a bits (where a is the minimum code word). the distance of the code used). For example, if a Hamming code with a minimum code distance of a 3 is used, then if the information word obtained at the output of decoding circuit 2 does not match the true information word in one bit, the newly received code word will differ from that read from memory 14, at least , in three bits, namely one - in the information part of the code word and two - in its control part. The discrepancy between the bits of the information part of the code word and the simultaneous mismatch of the bits of the control part, detected by the multi-bit comparison circuit 4, indicates that the decoding circuit 2 has a malfunction. Do not correct the error. Thus, in the proposed device

можно контролировать работу кодирующей и декодирующей схем как при считывании информации , так и при записи ее, а также проводить коррекцию ошибок, возпикающих как в кодирующей, так и в декодирующей схемах.It is possible to control the operation of the encoding and decoding schemes both when reading information and when writing it, and also to correct errors that occur both in the encoding and in the decoding schemes.

Предмет изобретени Subject invention

Устройство дл  контрол  передачи информации , содержащее кодирующую и декодирующую схемы, схему индикации и управлени , многоразр дную схему сравнени , первую группу схем ИЛИ, причем первый вход устройства через первую группу схем ИЛИ соединен со входом кодирующей схемы, первыйA device for controlling the transmission of information, comprising encoding and decoding circuits, an indication and control circuit, a multi-bit comparison circuit, the first group of OR circuits, the first input of the device through the first group of OR circuits connected to the input of the encoding circuit,

выход которой соединен с первым выходом устройства, второй выход которого соединен с первым выходом декодирующей схемы и через первую группу схем ИЛИ - со входом кодирующей схемы, а выход многоразр днойthe output of which is connected to the first output of the device, the second output of which is connected to the first output of the decoding circuit and through the first group of OR circuits to the input of the coding circuit, and the output of the multi-bit

схемы сравнени  соединен со входом схемы индикации и управлени , отличающеес  тем, что, с целью расширени  функциональных возможностей устройства, оно содержит вторую, третью и четвертую группы схемThe comparison circuit is connected to the input of the display and control circuit, characterized in that, in order to expand the functionality of the device, it comprises the second, third and fourth groups of circuits

ИЛИ, причем второй выход кодирующей сх§мы через вторую группу схем ИЛИ соединен с первым входом многоразр дной схемы сравнени , второй вход которой через третью группу схем ИЛИ соединен со входами устройства , второй вход которого через четвертую группу схем ИЛИ соединен со входом декодирующей схемы, второй выход которой через вторую группу схем ИЛИ соединен с первым входом многоразр дной схемы сравнени , а первый выход кодирующей схемы соединен через четвертую группу схем ИЛИ со входом декодирующей схемы.OR, the second output of the coding circuit through the second group of OR circuits is connected to the first input of the multi-bit comparison circuit, the second input of which is connected to the device inputs through the third group of OR circuits, the second input of which is connected to the input of the decoding circuit via the fourth OR circuit input, the second output of which is connected through the second group of OR circuits to the first input of the multi-bit comparison circuit, and the first output of the encoding circuit is connected via the fourth group of OR circuits to the input of the decoding circuit.

SU1845275A 1972-11-02 1972-11-02 Device to control the transmission of information SU454554A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1845275A SU454554A1 (en) 1972-11-02 1972-11-02 Device to control the transmission of information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1845275A SU454554A1 (en) 1972-11-02 1972-11-02 Device to control the transmission of information

Publications (1)

Publication Number Publication Date
SU454554A1 true SU454554A1 (en) 1974-12-25

Family

ID=20531787

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1845275A SU454554A1 (en) 1972-11-02 1972-11-02 Device to control the transmission of information

Country Status (1)

Country Link
SU (1) SU454554A1 (en)

Similar Documents

Publication Publication Date Title
US4276646A (en) Method and apparatus for detecting errors in a data set
US5068857A (en) Error correction circuit
US5768294A (en) Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address
GB1468604A (en) Error correction in digitally coded information
US3831143A (en) Concatenated burst-trapping codes
US5751745A (en) Memory implemented error detection and correction code with address parity bits
CN111628780A (en) Data encoding method, data decoding method and data processing system
US4858235A (en) Information storage apparatus
US5761221A (en) Memory implemented error detection and correction code using memory modules
CN111597072A (en) Error Control Coding (ECC) system and memory device including the same
US3024444A (en) Error detection by shift register parity system
GB1290023A (en)
US9571231B2 (en) In-band status encoding and decoding using error correction symbols
SU454554A1 (en) Device to control the transmission of information
US5809042A (en) Interleave type error correction method and apparatus
GB1520015A (en) Digital apparatus
US3504340A (en) Triple error correction circuit
RU2450331C1 (en) Apparatus for storing and transmitting data with single error correction in data byte and arbitrary error detection in data bytes
US3671947A (en) Error correcting decoder
SU443413A1 (en) Autonomous control storage device
SU1195393A1 (en) Memory
SU402870A1 (en) DEVICE FOR CODING AND DECODING
SU451084A1 (en) Device for decoding parity check codes
SU470866A1 (en) Memory device
SU1305884A1 (en) Decoding device for digital signal transmission system