SU467477A1

SU467477A1 - Drive counter

Info

Publication number: SU467477A1
Application number: SU1956586A
Authority: SU
Inventors: Петр Александрович Сосин
Original assignee: Предприятие П/Я В-8835
Priority date: 1973-08-14
Filing date: 1973-08-14
Publication date: 1975-04-15

Description

Изобретение относитс к области телеграфии и передачи данных и может быть использовано в окопечвых устройствах.The invention relates to the field of telegraphy and data transmission and can be used in a firebox.

Известен накопитель-счетчик, содержащ ;й матрицу элементов пам тн, устройство уп.равлени наконителем, соединенное с коммутатором тактов, и исполнительное устройство, соединенное со входом управлени , приемом, причем в столбце выход каждого элемента пам ти соединен со входо.м последующего -jjiaмента пам ти, входы элементов пам ти ка;лдой строки соединены с выходами коммутатора тактов, входы элементов пам ти нерзон строки соединены с шипами входных сигналов .The accumulator counter is known, containing a matrix of memory elements, a terminal control device connected to a clock switch, and an actuator connected to the control input and reception, and in the column the output of each memory element is connected to the input of the next - jia of the memory, the inputs of the memory elements; at the same time, the lines are connected to the outputs of the clock switch, the inputs of the memory elements are the length of the lines connected to the spikes of the input signals.

С целью упрощени устройства в нем выход элемента пам ти каждого столбца последней строки соединен с первым донолнительпым входом элемента пам ти первой строки следующего столбца, выход элемепта пам ти носледнего столбца последней строки соединен с первым входом дополнительного полусумматора , второй вход которого соединен с выходом одпого из элементов пам ти, выход полусумматора соединен через вновь введенный jiHвертор с первым входом дополнительного вентил , .второй вход которого соединен со входом управлени приемом, а выход - с первым дополнительным входом элем-ента пам тн первой строки первого столбца, вторые дополнительпые входы элементов пам ти первой строки соединены с дополнительным выходом коммутатора тактов, выходы всех элементов пам ти соедипеиы со входами вновь введенного дешифратора , выход которого соединен со входом чснолнительного устройства.In order to simplify the device in it, the output of the memory element of each column of the last row is connected to the first donor input of the memory element of the first row of the next column, the output of the memory element of the last column of the last row is connected to the first input of an additional half adder, the second input of which is connected to the output of one of the memory elements, the output of the half-adder is connected via the newly introduced jiHvertor to the first input of the additional valve, the second input of which is connected to the input of the receiving control and the output to ervym additional input ale t-cient memory of the first row of the first column, the second dopolnitelpye inputs of memory elements of the first row are connected to an additional output of switch cycles, the outputs of all the memory elements to the inputs soedipeiy newly introduced decoder whose output connects to the input chsnolnitelnogo device.

На чертеже приведена блок-схема предлагаемого наконител -счетчика.The drawing shows the block diagram of the proposed tip-counter.

Накопитель-счетчик содержит элементы 1-20 (триггера) пам ти, входные схемы «И 21-25, шины 26-30 входных сигналов, тактовые шины 31-35, коммутатор 36 тактов, тактовые шины 37-40, устройство 41 управлени накопителем, вход 42 с приемника, вход 43 с печатающего устройства, выход 44 устройства управлени накопителем, дешифратор 45, шины 46-49 сигналов управлени , тактовые шины 50-51, исполнительное устройство 52, нолусумматор 53 по модулю 2, инвертор 54, схему «И 55 и ,вход с приемника 56.The drive counter contains elements 1-20 (trigger) of the memory, input circuits & 21-25, buses 26-30 input signals, clock buses 31-35, switch 36 clock cycles, clock buses 37-40, drive control device 41, input 42 from receiver, input 43 from printing device, output 44 of storage control device, decoder 45, control signal bus 46-49, clock buses 50-51, actuator 52, modulus 53 modulo 2, inverter 54, And 55 and, input from receiver 56.

Наконитель-счетчик состоит из элементов 1-20 пам ти, расположенных мат1р«цей с п строками (ступен ми) и т столбцами. Выхо/ч каждого элемента столбца соединен со входом последующего. Входы элементов первой ступени соединены с выходами элементов последней ступени и через схемы «И 21-25 - с входиыми щинами 26-30.The counter counter consists of memory elements 1–20, arranged matrices with n lines (steps) and m columns. Output / h of each element of the column is connected to the next input. The inputs of the elements of the first stage are connected to the outputs of the elements of the last stage and through the circuits “And 21-25 - with the incoming ladders 26-30.

Вторые входы схем «И 21-25 соединены с тактовой шипой 31. Тактовые входы всех ступеней накопител через шины 32-35 соединены с коммутатором 36 тактов, который входами соединен с тактовыми шинами 37-40. Устройство 41 управлени накопителем входом 42 соединено с приемником, входом 43 - с печатаюшим устройством, выходом 44 - с .коммутатором 36 тактов и дешифратором 45, выходами 46-49 - с коммутатором 36 тактов , входами 50, 51 - с тактовыми шинами.The second inputs of the circuits "And 21-25 connected to the clock spike 31. The clock inputs of all stages of the drive through the tires 32-35 connected to the switch 36 clocks, which is connected to the inputs of the clock tires 37-40. The drive control device 41 is connected to the receiver with input 42, input 43 with a printing device, output 44 with a 36 clock switch and decoder 45, outputs 46-49 with a 36 clock switch, and inputs 50, 51 with clock buses.

Выходы всех элементов 1-20 пам ти соединены со входами дешифратора 45, а его выход соединен со входом исполнительного устройства 52. Выход последнего элемента пам ти 20 соединен с одним из входов полусумматора 53, второй вход которОГО соединен с выходом одного из промежуточных элементов. Выход полусумм.атара 53 через инверто р 54 и схему «И 55 соединен со входом первого элемента 1 пам ти. Вход с приемника 56 соединен со вторым -ВХОДОМ схемы «И 55 и входом исполнительного устройства 52. Выходы элементов последней ступени соединены с печатающим устройствам.The outputs of all elements 1-20 of memory are connected to the inputs of the decoder 45, and its output is connected to the input of the actuator 52. The output of the last memory element 20 is connected to one of the inputs of the half adder 53, the second input of which is connected to the output of one of the intermediate elements. The output of semi-total battery 53 through inverter 54 and the AND 55 circuit is connected to the input of the first memory element 1. The input from the receiver 56 is connected to the second INPUT of the circuit "And 55 and the input of the actuating device 52. The outputs of the elements of the last stage are connected to the printing devices.

Устройство работает следуюшим образом.The device works as follows.

В накопителе находитс одна комбинаци , предназначенна дл вывода на печать. Устройство 41 управлени накопителем (У7УН) посто нно подает сигнал «накопитель зан т на коммутатор 36 тактов, который выдает импульсы с тактовой частотой продвижени ниформации по ступен м. Однако продвижени информации по ступен м не происходит до тех пор, пока с печатающего устройства не придет синхроимпульс на УУН 41 по входу 43. С приходом синхроимпульса начинаетс последов тельное продвижение информации по ступен м на один шаг при последовательной подаче тактов на шины 33-35 и вывод информации с последней ступени на печатающее устройство .There is one combination in the drive for printing. The drive control device 41 (U7UN) constantly sends a signal "the drive is occupied to a switch with 36 clocks, which outputs pulses with a clock frequency of advancing information along the steps. However, the advancement of information along the steps does not occur until the printing device arrives the sync pulse at UUN 41 at input 43. With the arrival of the sync pulse, the information is sequentially started up one step at a time when the clock ticks are sent to buses 33–35 and the information is output from the last step to the printing device oystv

После приема очередной комбинации из канала с приемника по входам 26-30 поступает прин та комбинаци , а по входу 42 поступает сигнал записи в первую ступень накопител . По этому сигналу по шине 31 поступает такг и происходит запись комбинации в первую ступень накопител через входные схемы «Их 21-25.After receiving the next combination from the channel from the receiver, the received combination is received at the inputs 26-30, and the recording signal to the first storage stage is received at the input 42. On this signal, bus 31 enters the signal and the combination is recorded in the first stage of the accumulator through the input circuits “Their 21-25.

В режиме печати такты по шине 32 не подаютс .In the print mode, the strokes on the bus 32 are not supplied.

В случае прекращени приема информации накопитель постепенно освобождаетс , и после полного освобождени УУН 41 подает посто нно на коммутатор тактов 36 сигнал «1 - накопитель свободен, происходит переключение тактов. Такты запрещаютс по шине 31 и по вл ютс на шине 32, благодар чему возникают логические св зи между элементами последней и первой ступеней, а также обратна св зь на вход первого элемента 1. In the case of stopping the reception of information, the drive is gradually released, and after a complete release, the UUN 41 sends the signal "1 - the drive is free to the switch of clocks 36" and the clocks are switched. Tacts are prohibited across bus 31 and appear on bus 32, thereby creating logical connections between the elements of the last and first stages, as well as feedback to the input of the first element 1.

Такил образом, накопитель преобразуетс в рекуррентный регистр сдвига, генерирующий последовательность максимальной длины. Начальное состо ние регистра в момент полного освобождени определ етс наличием «О во Thus, the accumulator is converted into a recurrent shift register, generating a sequence of maximum length. The initial state of the register at the time of full release is determined by the presence of

всех элементах нам ти. Обратна св зь на первый элемент осуществл етс через полусумматор 53, инвертор 54 и схему «И 55, на второй вход которой подаетс сигнал «1 с приемника по входу 56 при отсутствии приема информации. Так как исходное состо ние регистра «О, то его работа возможна только с инвертированием выходного сигнала полусумматора 53 инвертором 54.all the elements we tee. The feedback to the first element is carried out through the half-adder 53, the inverter 54 and the AND 55 circuit, to the second input of which a signal "1 from the receiver to input 56 is fed in without receiving any information. Since the initial state of the register is "O", its operation is possible only with the inverting of the output signal of the half-adder 53 with the inverter 54.

Длина последовательности, генерируемой регистром, зависит от общего числа чеек и числа тактов в этом режиме.The length of the sequence generated by the register depends on the total number of cells and the number of clock ticks in this mode.

Дешифратор 45 определ ет состо ние регистра , при котором происходит выдача сигнала на исполнительное устройство, выключающее двигатель.The decoder 45 determines the state of the register at which a signal is output to the actuator, which turns off the engine.

В момент дачала приема информации с канала из приемника по входу 56 поступает сигвал «О, по которому исполнительное устройство 52 включает двигатель, если он был выключен , а в первый элемент пам ти посто нно записываетс «О. За врем приема одной комбинации «О должен заполнить элементы пам ти всех столбцов, кроме последнего, в котором может быть заполнен только верхний элемент. После приема всей комбинации сигналом по выходу 44 происходит переключение тактов, по вление такта на шине 31, запрет тактов на шине 32, запись в первую ступень комбинации из приемника через схемы «И 21-25.At the time of receiving information from the channel from the receiver, input 56 receives a signal O, through which the actuator 52 turns on the engine, if it was turned off, and the first memory element is continuously written O. During the reception of one combination, “O must fill the memory elements of all columns, except the last, in which only the top element can be filled. After the entire combination is received by the output 44, the ticks are switched, the tick appears on the bus 31, the ticks on the bus 32 are prohibited, the first step of the combination from the receiver is recorded through the “And 21-25.

Запрет тактов на шине 32 нереводит устройство в режим накопител . С целью исключени ложного выключени двигател при случайном наборе дешифрируемой комбинации из принимаемой информации на дешифратор 45 подаетс сигнал «накопитель зан т с УУН 41.The prohibition of cycles on the bus 32 does not put the device into drive mode. In order to prevent a false engine shutdown in case of a random dialing of a decrypted combination of the received information, a signal "drive is occupied with UUN 41" is sent to the decoder 45.

Предмет изобретени Subject invention

Накопитель-счетчик, содержащий матрицу элементов пам ти, устройство управлени нагеоПИтелем , соединенное с коммутатором тактов , и исполнительное устройство, соединенное со входом управлени приемом, причем в столбце выход каждого элемента пам ти соединен со входом последующего элемента пам ти , входы элементов пам ти каждой строки соединены с выходами коммутатора тактов, входы элементов пам ти первой строки соединены с шинами входных сигналов, отличающийс тем, что, с целью упрощени устройства , выход элемента пам ти каждого столбца последней строки соединен с первым дополнительным входом элемента пам ти первой строки следующего столбца, выход элемента пам ти последнего столбца последней строки соединен с первым входом дополнительного полусумматора, второй вход которого соединен с выходом одного из элементов пам ти, выход полусумматора соединен через вновь введенный инвертор с первым входом дополнительного вентил , второй вход которого соединен со входом управлени приемом, а выход - с первым дополнительным входом элемента пам ти первой строки первого столбца, вторыеA drive counter containing a matrix of memory elements, a control device for the GEOPILE connected to a clock switch, and an actuator connected to the reception control input, and in the column the output of each memory element is connected to the input of the subsequent memory element, the memory element inputs of each the rows are connected to the clock switch outputs, the inputs of the memory elements of the first row are connected to the input signal buses, characterized in that, in order to simplify the device, the output of the memory element of each column and the last row is connected to the first additional input of the memory element of the first row of the next column, the output of the memory element of the last column of the last row is connected to the first input of an additional half adder, the second input of which is connected to the output of one of the memory elements, the output of the half adder is connected via a newly entered inverter to the first input of an additional valve, the second input of which is connected to the reception control input, and the output to the first additional input of the memory element of the first row of the first hundred lbtsa, second

дополнительные входы элементов пам ти первой строки соединены с дополнительным выходов коммутатора тактов, выходы всех элементов пам ти соединены со входами вновь введенного дешифратора, выход которого соединен ico входом исполнительного устройства.the additional inputs of the memory elements of the first row are connected to the additional outputs of the clock switch, the outputs of all the memory elements are connected to the inputs of the newly entered decoder, the output of which is connected by ico input of the actuator.