SU452036A1

SU452036A1 - Memory protection device

Info

Publication number: SU452036A1
Application number: SU1945462A
Authority: SU
Inventors: Владимир Михайлович Долкарт; Григорий Хацкелевич Новик; Виктор Николаевич Степанов; Юрий Максимович Евдолюк; Михаил Матвеевич Каневский; Илья Романович Крамфус
Original assignee: Предприятие П/Я Г-4128
Priority date: 1973-07-17
Filing date: 1973-07-17
Publication date: 1974-11-30

Description

1one

Изобретение относитс к запоминающим устройствам.This invention relates to memory devices.

Известно устройство дл защиты пам ти , содержащее регистр защиты, адресный регистр и регистр перемещени программ, подключенные к выходам операционного блока, один из входов которого соединен с блоком управлени выборкой, и триггер обращени в защищенную область пам ти.A device for protecting memory is known, comprising a protection register, an address register and a program movement register connected to the outputs of the operation unit, one of the inputs of which is connected to the sample control unit, and a trigger for accessing the protected memory area.

Предлагаемое устройство отличаетс от известного тем, что оно содержит схемы ИЛИ по копичеству разр дов регистра перемещени программ и две группы схем И, одни входы которых подключены к соответствующим выходам регистра защиты, другие - к выходам адресного регистра, первые входы схем ИЛИ соединены с выходами регистра перемещени программ, вторые - с выходами схем И первой группы, а выходы - со входами блока управлени выборкой, выходы схем И второй группы через введенную в устройство дополнительную схему ИЛИ подключены ко входу триггера, выход которого соединен с другим входом операционного блока. The proposed device differs from the known one in that it contains OR circuits by the number of program register register bits and two groups of AND circuits, one inputs of which are connected to the corresponding outputs of the protection register, others to the outputs of the address register, the first inputs of the OR circuits connected to the outputs of the register program movements, the second with the outputs of the AND circuits of the first group, and the outputs with the inputs of the sample control block, the outputs of the AND circuits of the second group through the auxiliary circuit introduced into the device OR connected to the trigger input, the output of which is connected to another input of the operating unit.

I Эти отличи позвол ют упростить устройство .I These differences simplify the device.

На чертеже изображена блок-схема устройства дл защиты пам ти.The drawing shows a block diagram of a memory protection device.

Устройство содержит операционный блок 1, к которому подключены регистр защиты 2, регистр перемещени программ 3 и адресный регистр 4, триггер 5 обращени в защищенную область пам ти, первую группу схем И 6, схемы ИЛИ 7 по количеству разр дов регистра 3, блок управлени выборкой 8 вторую группу схем И 9, дополнительную схему ИЛИ 10. Одни входы схем И 6 и 9 подключены к соответствующим выходам регистра 2, другие - к выходам регистра 4, Выходы схем И 6 соединены с первыми входами 11 схем ИЛИ 7, вторые входы 12 которых подсоединены к выходам регистра 3, а выжэды - ко входам блока 8. Выходы схем И 9 через схему ИЛИ 1О подключены ко входу триггера 5, выход которого соединен со входом операционного блока 1. Устройство работает следующим образом . Перед пуском программ пользовател операционный блок 1 устанавливает в пер воначальное состо ние регистр защиты 2л регистр 3. Регистр защиты 2 определ ет объем пам ти, отведенной программам пользовател . Число единиц в регистре защиты 2 определ ет, какое количество старших разр дов адреса в программах пользовател должно быть нул ми (защищено от пользовател ) и таким образом, определ ет область пам ти, отведенную пользователю. Например, если два старших разр да регистра защиты 3 установлены в , то это означает, что программам пользовател отведена четверть пам ти и используемые ими адреса, которые устанавливаютс в адресном регистре 4, должны иметь в двух старших разр дах нули. Если в защищенных разр дах адресного регистра 4 по витс единица, то обращение к этой чейке пам ти блокируетс и устанавливаетс триггер 5. Блокировка обращени в запрещенную область пам ти осуществл етс с помощью схем И 6, которые передают на входы схем ИЛИ 7 информацию из старших раз р дов адресного регистра 4 только в том случае, если соответствующий разр д регистра защиты 2 установлен в О, Адрес с выходов схем ИЛИ 7 поступает на вход блока управлени выборкой 8, осуществл ющего св зь с оперативной пам тью. Синхронизацию работы блока управлени выборкой 8 осуществл ет операционный блок 1. Если адресный регистр 4 имеет в разр де, защищенном в регистре защиты 2, соответствующа схема И 9 через схему ИЛИ 10 устанавливает триггер 5. Таким образом, измен информацию в тех разр дах регистра 3, которые соответствуют разр дам зашиты регистра 2, операционный блок 1 может, перемещать программы пользовател в пам ти. едмет изобретени Устройство дл защиты пам ти, содержащее регистр защиты, адресный регистр и регистр перемещени программ, подключенные к выходам операционного блока, один из входов которого соединен с блоком управлени выборкой, и триггер обращени в защищенную область пам ти, о т. личаюшеес тем, что, с целью упрощени устройства, оно содержит схемы ИЛИ по количеству разр дов регистра перемещени программ и две группы схем И, одни входы которых подключены к соответствующим выходам регистра защиты , другие - к выходам адресного регист ра , первые входы схем ИЛИ соединены с выходами регистра перемещени программ , вторые - с выходами схем И первой группы, а выходы - со входами блокЪ управлени выборкой, выходы схем И второй группы через введенную в устройство дополнительную схему ИЛИ подключены ко входу триггера, выход которого соединен с другим входом операционного блока.The device contains an operation unit 1, to which the protection register 2 is connected, the program movement register 3 and the address register 4, the trigger 5 for accessing the protected memory area, the first group of AND 6 circuits, the OR circuit 7 by the number of bits of the register 3, the sample control block 8 second group of circuits AND 9, additional circuit OR 10. Some inputs of circuits AND 6 and 9 are connected to the corresponding outputs of register 2, others to the outputs of register 4, Outputs of circuits AND 6 are connected to the first inputs 11 of the circuits OR 7, the second inputs 12 of which connected to the outputs of register 3, and wired - to the inputs of the block 8. The outputs of AND circuits 9 through an OR gate 1O connected to an input trigger 5, whose output is connected to the input operation unit 1. The apparatus operates as follows. Before launching user programs, operation unit 1 sets the protection register 2 to register 3 to the initial state. Protection register 2 determines the amount of memory allocated to the user programs. The number of units in security register 2 determines how many higher-order address bits in user programs must be zero (protected from the user) and thus determines the memory area allotted to the user. For example, if the two high-order bits of security register 3 are set to, then this means that a quarter of the memory is allocated to user programs and the addresses they use that are set in address register 4 must have zeros in the two high bits. If in the protected bits of the address register 4 there is one unit, then the access to this memory cell is blocked and the trigger 5 is set. The access to the forbidden memory area is blocked using AND 6 circuits that transmit information from the upper bits of address register 4 only if the corresponding register of protection register 2 is set to O, the Address from the outputs of the OR circuit 7 is fed to the input of the sample control block 8, which communicates with the RAM. Operation block 1 synchronizes the operation of sample control block 8. If address register 4 has a bit protected in security register 2, the corresponding AND 9 scheme sets trigger 10 through OR 10 circuit. Thus, changing the information in those bits of register 3 which correspond to the protection bits of register 2, the operation unit 1 can move user programs to the memory. Invention device A memory protection device comprising a protection register, an address register and a program movement register connected to the outputs of the operation unit, one of the inputs of which is connected to the sampling control unit, and a trigger for accessing the protected area of memory. that, in order to simplify the device, it contains OR circuits by the number of bits of the program movement register and two groups of AND circuits, one inputs of which are connected to the corresponding outputs of the protection register, others to the outputs of the address register The first inputs of the OR circuit are connected to the outputs of the movement register of the programs, the second to the outputs of the AND circuits of the first group, and the outputs to the inputs of the sample control block, the outputs of the AND circuits of the second group through an additional OR circuit introduced into the device, the output of which connected to another input of the operating unit.