SU451065A1 - Device for controlling integrated circuits - Google Patents
Device for controlling integrated circuitsInfo
- Publication number
- SU451065A1 SU451065A1 SU1697196A SU1697196A SU451065A1 SU 451065 A1 SU451065 A1 SU 451065A1 SU 1697196 A SU1697196 A SU 1697196A SU 1697196 A SU1697196 A SU 1697196A SU 451065 A1 SU451065 A1 SU 451065A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- circuit
- integrated circuits
- block
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ(54) DEVICE FOR INTEGRAL CONTROL
СХЕМCIRCUIT
1one
Изобретение относитс к автоматике и контрольно-измерительной технике и может быть применено дл контрол интегральных схем.The invention relates to automation and measuring instrumentation and can be applied to control integrated circuits.
Известно устройство дл контрол интегральных схем, содержащее накопительный регистр, выход которого подключен к первому входу схемы статических воздействий, второй вход которой соединен с выходом блока временных интервалов, и блок контактировани с выводами интегральной схемы.A device for controlling integrated circuits is known, which contains a cumulative register, the output of which is connected to the first input of a static effects circuit, the second input of which is connected to the output of a block of time intervals, and a unit for contacting the outputs of an integrated circuit.
Однако это устройство обладает низкой точностью контрол и не совмещает в себе функции контрол задержки по влени выходных сигналов и их статических уровней интегральной схемы.However, this device has a low control accuracy and does not combine the functions of controlling the delay in the appearance of output signals and their static levels of the integrated circuit.
Предлагаемое устройство отличаетс от известных тем, что в него введены схема динамических воздействий и фильтр нижних частот , вход которого подключен к выходу схемы статических воздействий, а выход - к входу блока контактировани с выводами интегральной схемы и к выходу схемы динамических воздействий, первый вход которой соединен с выходом накопительного регистра, а второй вход - с выходом блока временных интервалов.The proposed device differs from the known ones in that it introduces a dynamic effects circuit and a low-pass filter whose input is connected to the output of the static effects circuit, and the output to the input of the block of contact with the outputs of the integrated circuit and the output of the dynamic effects circuit, the first input of which is connected with the output of the cumulative register, and the second input - with the output of the block of time intervals.
Это позвол ет повысить точность работы устройства и расширить его функциональные возможности.This allows to increase the accuracy of the device and expand its functionality.
Па чертеже изображена схема устройства.Pa drawing shows a diagram of the device.
Устройство содержит накопительный регистр 1, блок 2 временных интервалов, блок 3 контактировани с выводами интегральной схемы, схему 4 статических воздействий, фильтр 5 нижних частот и схему 6 динамических воздействий.The device contains a cumulative register 1, a block of 2 time intervals, a block 3 of contacting with the pins of the integrated circuit, a circuit of 4 static effects, a low-pass filter 5 and a circuit 6 of dynamic actions.
Устройство работает следующим образом. Логическое состо ние в каждом такте контрол задаетс от накопительного регистра 1,The device works as follows. The logical state in each control cycle is set from cumulative register 1,
а начало перехода к другому логическому состо нию задаетс от блока 2 временных интервалов .and the start of the transition to another logical state is specified from a block of 2 time intervals.
Выходы обеих схем 4 и 6 соединены с общей нагрузкой - входом блока 3 контактнровани с выводами интегральной схемы. При этом, чтобы исключить вли ние щунтирующего действи схемы 4 статического воздействи , ее выход соедин етс с входом блока 3 контактировани через фильтр 5 нижних частот,The outputs of both circuits 4 and 6 are connected to a common load — the input of the contacting unit 3 with the outputs of the integrated circuit. In this case, in order to eliminate the influence of the bypassing action of the static action circuit 4, its output is connected to the input of the contacting unit 3 through a low-pass filter 5,
а выход схемы 6 динамических воздействий - непосредственно.and the output of the dynamic effects circuit 6 is directly.
При динамическол воздействии на данный вход интегральной схемы и поступлении импульса из блока 2 временных интервалов срабатывает схема 6 динамических воздействий, и фронт импульса передаетс на вход интегральной схемы, благодар фильтру 5 нижних частот, исключающему щунтирование быстрых сигналов выходом схемы 4 статическихWhen dynamically acting on this input of the integrated circuit and the pulse arrives from the 2 time intervals block, the dynamic effects circuit 6 is activated, and the pulse front is transmitted to the input of the integrated circuit, thanks to the low-pass filter 5 excluding the bypass of the fast signals by the output of the static 4
воздействий.impacts.
33
В то же врем схема статических воздействий достаточно медленно отрабатывает точный заданный уровень логического нул или единицы, который иередаетс через фильтр нижних частот на вход интегральной схемы.At the same time, the static effects circuit rather slowly works out the exact specified level of a logical zero or one, which is transmitted through a low-pass filter to the input of the integrated circuit.
На входном сопротивлении интегральной схемы происходит суммирование этих двух сигналов и выдел етс суммарный, который обладает достоинствами обоих: достаточно крутые передний и задний фронт и точный заданный уровень напр жени между ними. В установившемс режиме на входе интегральной схемы поддерживаетс точный заданный уровень логического нул или единицы за счет того, что выходное сопротивление схемы 4 статических воздействий вместе с фильтром 5 нижних частот значительно меньше выходного сопротивлени схемы 6 динамических воздействий.At the input impedance of the integrated circuit, these two signals are summed and the total is allocated, which has the advantages of both: a fairly steep front and a falling front and an exact predetermined voltage level between them. In the steady state, the exact specified level of logic zero or one is maintained at the input of the integrated circuit due to the fact that the output impedance of the static effects circuit 4 together with the low pass filter 5 is significantly less than the output impedance of the dynamic effects circuit 6.
Предмет изобретени Subject invention
Устройство дл контрол интегральных схем, содержаш.ее накопительный регистр, выход которого подключен к первому входу схемы статических воздействий, второй вход которой соединен с выходом блока временных интервалов, и блок контактировани , отличающеес тем, что, с целью повышени A device for controlling integrated circuits, which contains a cumulative register, the output of which is connected to the first input of a static effects circuit, the second input of which is connected to the output of a block of time intervals, and a contacting unit, characterized in that, in order to increase
точности работы устройства, в него введены схема динамических воздействий и фильтр нижних частот, вход которого подключен к выходу схемы статических воздействий, а выход - к входу блока контактировани и кaccuracy of the device, it introduced a dynamic effects scheme and a low-pass filter, the input of which is connected to the output of the static effects scheme, and the output - to the input of the contacting unit and
выходу схемы динамических воздействий, первый вход которой соединен с выходом накопительного регистра, а второй вход - с выходом блока временных интервалов.the output of the dynamic effects circuit, the first input of which is connected to the output of the cumulative register, and the second input - to the output of the block of time intervals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1697196A SU451065A1 (en) | 1971-09-07 | 1971-09-07 | Device for controlling integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1697196A SU451065A1 (en) | 1971-09-07 | 1971-09-07 | Device for controlling integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
SU451065A1 true SU451065A1 (en) | 1974-11-25 |
Family
ID=20487902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1697196A SU451065A1 (en) | 1971-09-07 | 1971-09-07 | Device for controlling integrated circuits |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU451065A1 (en) |
-
1971
- 1971-09-07 SU SU1697196A patent/SU451065A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870007512A (en) | Semiconductor integrated circuit with circuit for detecting address signal change | |
SU451065A1 (en) | Device for controlling integrated circuits | |
GB1246765A (en) | Solenoid error checking apparatus | |
SU544116A1 (en) | Pulse delay device | |
SU476686A1 (en) | Trigger Failure Device | |
SU395987A1 (en) | TO AUTHOR'S CERTIFICATE. Cl. H 03k 23 / 00UDK 681.3.055 (088.8) | |
SU496570A1 (en) | Integrator | |
SU408282A1 (en) | MULTI-CHANNEL DEVICE FOR INTEGRAL CHECK CONTROL | |
SU466611A1 (en) | Measuring interval shaping device for digital frequency meters | |
SU472358A1 (en) | Signaling device for determining the direction of rotation | |
SU667966A1 (en) | Number comparing device | |
SU1007041A1 (en) | Time-related parameter measuring device | |
SU362194A1 (en) | DEVICE FOR MEASURING THE MIDDLE DIFFERENCE OF THE PERIOD OF TWO SIGNALS | |
SU379926A1 (en) | DEVICE FOR DETERMINING THE SIGN OF A DERIVING VARIABLE VOLTAGE | |
GB1077878A (en) | Improvements in electronic trigger circuits | |
SU411643A1 (en) | ||
SU372547A1 (en) | ALL-UNION | |
SU410771A1 (en) | ||
SU866751A1 (en) | Pulse rate scaler with countdown of 2,5:1 | |
SU411609A1 (en) | ||
SU366385A1 (en) | DEVICE FOR CYCLIC TESTS | |
SU373723A1 (en) | _; UNION | |
SU688993A1 (en) | Pulse recurrence frequency divider with variable division factor | |
SU133680A1 (en) | Series Adder | |
SU494843A1 (en) | Pulse shaper |