SU450214A1

SU450214A1 - Multichannel motion to code converter

Info

Publication number: SU450214A1
Application number: SU1850440A
Authority: SU
Inventors: Эвальд Константинович Скворцов
Original assignee: Э. К. Скворцов
Priority date: 1972-11-27
Filing date: 1972-11-27
Publication date: 1974-11-15

Description

1one

Изобретение относитс к преобразовател м перемещени в коды, использующим метод последовательного счета элементарных приращений кодируемых величин.The invention relates to displacement transducers into codes using the method of sequential counting of elementary increments of coded values.

Известен «-канальный преобразователь перемещени в код, содержащий п пар датчиков перемещени , коммутатор, два триггера, вход каждого из которых соединен с выходом одного из каждой пары датчиков, два вентил , подключенные к выходам триггеров, два регистра сдвига и блок управлени , один из выходов которого подключен к входу коммутатора, а второй - ко входам вентилей.The known "-channel displacement transducer to a code containing n pairs of displacement sensors, a switch, two flip-flops, each of which is connected to the output of one of each pair of sensors, two valves connected to the flip-flop outputs, two shift registers and a control unit, one of the outputs of which are connected to the input of the switch, and the second to the inputs of the valves.

Быстродействие известного преобразовател ограничено условием, чтобы за врем , равное периоду опроса датчиков, любое из перемещепий измен лось не более, чем па четверть щага пр моугольного сигнала датчика.The speed of a known converter is limited by the condition that over a time equal to the period of interrogation of the sensors, any of the displacements would change no more than a quarter of a time from the square sensor signal.

Кроме того, известный преобразователь неравномерно потребл ет ток от источника питани , поскольку коды перемещений, циркулирующие в регистрах сдвига, мен ютс произвольным образом.In addition, the known transducer irregularly consumes the current from the power source, since the movement codes circulating in the shift registers change randomly.

С целью увеличени скорости преобразовани и повышени равномерности потреблени питани в преобразователь введены вычитателн , инверторы, вентили, сумматор по модулю 2 и элементы задерл ки, причем выход каждого вентил через последовательно включенные вычитатель, регистр сдвига, дополнительный вентиль и элемент задержки соединен со входом другого триггера, выход каждого регистра сдвига через инвертор соединен со вторым входом вычитател , включенного на входе другого регистра сдвига, один из входов сумматора соединен с выходом вычитател непосредственно, а другой вход сумматора соединен с выходом другого вычитател через последовательно включенные регистр сдвига, дополнительный вентиль и третий элемент задержки, а другие входы дополнительных вентилей, инверторов и третьи входы вычитателей соединены с выходами блока управлени .In order to increase the conversion speed and increase the uniformity of power consumption, the subtractor, inverters, valves, modulo-2 adder and delay elements are inputted to the converter, and the output of each valve is connected through a sequentially connected subtractor, shift register, additional valve and delay element to the other trigger input. , the output of each shift register through the inverter is connected to the second input of the subtractor switched on at the input of the other shift register, one of the inputs of the adder is connected to the output of the calculator The reader is directly connected, and the other input of the adder is connected to the output of the other subtractor through a sequentially connected shift register, an additional gate and a third delay element, and the other inputs of the additional gates, inverters and the third inputs of the subtractors are connected to the outputs of the control unit.

Предлагаемый преобразователь обладает быстродействием, нревыщающим вдвое быстродействие известного преобразовател при одинаковой разрещающей способности и одинаковой частоте опроса - датчиков, содержитThe proposed converter has a speed that twinkles twice as fast as a known converter with the same resolution and the same sampling frequency - sensors, contains

на 2л запоминающих элементов меньше, чем известный, и равномерно потребл ет ток, что позвол ет снизить мощность источника питани . Блок-схема предлагаемого «.-канального2l of storage elements is less than the known, and evenly consumes current, which allows to reduce the power of the power source. Block diagram of the proposed ". -Channel

преобразовател перемещений в коды изображена на чертеже.The displacement transducer into codes is shown in the drawing.

Преобразователь включает «-датчиков перемещений 1 и п датчиков перемещений 2, причем каждому перемещению соответствует пара датчиков, состо ща из датчика 1 и датчика 2. Датчик 1 из т-пары подключен к твыходу коммутатора 3, а датчик 2 из этой жеThe converter includes " displacement sensors 1 and n displacement sensors 2, with each displacement corresponding to a pair of sensors consisting of sensor 1 and sensor 2. Sensor 1 of t-pair is connected to the output of switch 3, and sensor 2 of the same

. / п пары - к выходу с номером т + -( т1. / n pairs - to the exit with number t + - (t1

(при нумерации выходов коммутатора по пор дку следовани выходных сигналов). Выходы всех датчиков 1 объединены и подключены к счетному входу триггера 4. Выходы всех датчиков 2 также объединены и нодключены к счетному входу триггера 5. Выходы триггеров через вентили 6 и 7 соединены с первыми входами вычитателей 8 и 9. Выход вычитател 8 через последовательно соединенные регистр сдвига 10 и инвертор 11 подключен к второму входу вычитател 9, а выход вычитател 9 через носледовательно соединенные регистр сдвига 12 и инвертор 13 подключен к второму входу вычитател 8. Выходы регистров сдвига 10 н 12, кроме -того, подключены соответственно через вентили 14 и 15 и последовательно соединенные с ними элементы задержки 16 и 17 к счетным входам триггеров 5 и 4. Вход коммутатора, другие входы триггеров , инверторов, вентилей и третьи входы вычитателей соединены с выходами блока управлени 18. Сумматор 19 одним из входов подключен непосредственно к выходу вычитател 9, а другой вход сумматора через элемент задержки 20 подключен к выходу вентил 14, соединенного с выходом регистра сдвига 10. (with the numbering of the switch outputs in order of the output signals). The outputs of all sensors 1 are combined and connected to the counting input of trigger 4. The outputs of all sensors 2 are also combined and connected to the counting input of trigger 5. The outputs of the trigger through valves 6 and 7 are connected to the first inputs of the subtractors 8 and 9. The output of the subtractor 8 is through serially connected registers the shift 10 and the inverter 11 is connected to the second input of the subtractor 9, and the output of the subtractor 9 through the successively connected shift register 12 and the inverter 13 is connected to the second input of the subtractor 8. The outputs of the shift registers 10 n 12, except for this, are connected respectively It is possible through the gates 14 and 15 and the delayed elements 16 and 17 connected in series to the counting inputs of the flip-flops 5 and 4. The switch input, the other inputs of the flip-flops, inverters, gates and third subtractors are connected to the outputs of the control unit 18. The adder 19 is one of the inputs connected directly to the output of the subtractor 9, and the other input of the adder through the delay element 20 is connected to the output of the valve 14 connected to the output of the shift register 10.

Преобразователь работает следующим образом .The Converter operates as follows.

Моменты опроса любого датчика 1 сдвинуты относительно моментов опроса датчика 2 того же канала на половину периода опроса. Состо ни датчиков 1 поочередно фиксируютс триггером 4, а состо ни датчиков 2 фиксируютс другим триггером 5. С выходов триггеров двоичные последовательности состо ний датчиков подаютс через вентили б и 7 и вычитатели 8 и 9 на входы регистров сдвига 10 и 12 и задерживаютс в этих регистрах на половину периода опроса. С выходов регистров сдвига последовательности состо ний датчиков поступают на инверторы 11 и 13 и вентили 14 и 15 с элементами задержки 16 и 17. Сигналы с выхода блока унравлени 18 гас т в инверторах информацию о состо ни х датчиков и разрешают прохождение этой информации через вентили на счетные входы триггеров 4 и 5. При этом последовательность состо ний датчиков, сформированна одним из триггеров, пройд через регистр сдвига, поступает на счетный вход другого триггера. Триггеры, кроме указанной выше операции формировани двоичных последовательностей состо ний датчиков, производ т также суммирование по модулю 2 состо ний датчиков 1 с задержанными в регистрах сдвига (на половину периода опроса) состо ни ми датчиков 2 и состо ний датчиков 2 с задержанными состо ни ми датчиков 1. В регистрах сдвига 10 и 12 хран тс /7-разр дные носледовательные коды перемещений п-каналов, причем первые The moments of polling of any sensor 1 are shifted relative to the moments of polling of sensor 2 of the same channel by half of the polling period. The states of sensors 1 are alternately fixed by trigger 4, and the states of sensors 2 are fixed by another trigger 5. From the outputs of the triggers, binary sequences of the states of the sensors are fed through gates b and 7 and subtractors 8 and 9 to the inputs of shift registers 10 and 12 and are delayed in these registers half the survey period. From the outputs of the shift registers, the sequence of sensor states goes to inverters 11 and 13 and gates 14 and 15 with delay elements 16 and 17. Signals from the output of control unit 18 extinguish information about sensor states in the inverters and allow this information to pass through the gates the counting inputs of flip-flops 4 and 5. At the same time, the sequence of sensor states, formed by one of the flip-flops, passed through the shift register, goes to the counting input of the other flip-flop. Triggers, in addition to the above operation of forming binary sequences of sensor states, also modulo 2 states of sensors 1 with delayed states in shift registers (by half of the polling period) states of sensors 2 and states of sensors 2 with delayed states Sensors 1. The shift registers 10 and 12 store the 7-bit sequential codes for the movements of the p-channels, the first

разр ды кодов используютс дл запоминани состо ний датчиков.code bits are used to store sensor states.

Цикл работы преобразовател соответствует одному периоду коммутатора, в течение которого происходит опрос всех датчиков и формирование кодов приращений во всех каналах . Процесс формировани кодов перемещений удобно рассмотреть на примере одного канала в течение одного цикла.The converter operation cycle corresponds to one switch period during which all sensors are polled and increment codes are generated in all channels. It is convenient to consider the process of generating the movement codes using the example of one channel during one cycle.

Перед опросом датчиков сигнал с блока 18 производит установку в «О триггеров 4 и 5. Сигнал коммутатора 3 опрашивает состо ние датчика 1, и результат опроса фиксируетс в триггере 4. Через вентиль 6 состо ние триггера 4 поступает на первый вход вычитател 8. Па второй вход вычитател 8 с выхода регистра 12 через инвертор 13 поступает первый разр д кода данного перемещени , в котором было записано состо ние датчика 2 этого же канала в середине предыдущего цикла. Поскольку на инверторе 13 первый разр д кода стираетс сигналом с блока 18, то в данном также на второй вход вычитател 8 всегда поступает код «О, и в первый разр д записываетс состо ние датчика 1. В этом же такте первый разр д кода через вентиль 15 поступает на вход элемента задержки 17. Во втором такте выходной сигнал элемента задержки 17 поступает на счетный вход триггера 4. При этом происходит суммирование по модулю 2 кода текущего состо ни датчика 1 с кодом предыдущего состо ни датчика 2. Результат суммировани через вентиль 6 поступает на первый вход вычитател . Па второй вход вычитател 8 в качестве уменьшаемого поступает второй разр д кода перемещени с выхода регистра 12 через инвертор 13. При этом вентиль 15 закрыт. В следующих тактах на второй вход вычитател 8 последовательно поступают остальные разр ды кода перемещени данного канала, складыва сь в вычитателе с единицами засма, если они получаютс при формированни второго разр да кода перемещени , при этом вентиль 6 остаетс закрытым. С выхода вычитател 8 разр ды кода перемещени последовательно поступают в регистр сдвига 10. Единица заема при формировании последнего разр да кода гаситс сигналом, поступающим на третий вход вычитател с выхода блока 18.Before polling the sensors, the signal from block 18 sets to "About triggers 4 and 5. The signal from switch 3 polls the state of sensor 1, and the result of the poll is recorded in trigger 4. Through valve 6 the state of trigger 4 goes to the first input of the subtractor 8. Pa second the input of the subtractor 8 from the output of the register 12 through the inverter 13 receives the first bit of the code of this movement, in which the state of the sensor 2 of the same channel was recorded in the middle of the previous cycle. Since the first bit of the code on the inverter 13 is erased by the signal from block 18, the code "O" always arrives at the second input of the subtractor 8, and the state of the sensor 1 is recorded in the first bit. 15 is fed to the input of delay element 17. In the second cycle, the output signal of delay 17 is fed to the counting input of trigger 4. This modulo 2 summarizes the code of the current state of sensor 1 with the code of the previous state of sensor 2. The result of summing through gate 6 is receivedat the first entrance of the subtractor. The second input of the subtractor 8 is supplied with the second bit of the movement code from the output of the register 12 through the inverter 13. The valve 15 is closed. In the next clock cycles, the remaining bits of the transfer code of this channel are successively received at the second input of the subtractor 8, added to the subtractor with units of the CMU, if they are obtained when the second discharge code of the transfer code is formed, while the valve 6 remains closed. From the output of the subtractor, 8 bits of the movement code are successively entered into the shift register 10. The unit of the loan, when the last bit of the code is formed, is canceled by a signal arriving at the third input of the subtractor from the output of block 18.

Далее аналогичным образом опрашиваетс датчик 1 следующего канала и т. д.Next, the next channel sensor 1 is polled in the same way, etc.

Через ноловину периода работы коммутатора , когда младший разр д кода рассматриваемого канала по витс на выходе регистра 10, происходит опрос датчика 2 этого же канала . Результат опроса фиксируетс в триггере 5 и через вентиль 7 и вычитатель 9 записываетс в младший разр д кода перемещени , формируемого в регистре 12, вместо кода, соответствующего датчику 1 в начале цикла.Through the zero period of the switch operation, when the low-order code of the channel in question is at the output of the register 10, the sensor 2 of the same channel is polled. The result of the survey is recorded in the trigger 5 and through the valve 7 and the subtractor 9 is recorded in the lower bit of the movement code generated in the register 12, instead of the code corresponding to the sensor 1 at the beginning of the cycle.

Аналогично описанному выше процессу происходит сложение по модулю 2 состо ни датчика 2 с состо нием датчика 1 в начале цикла . Результат сложени вычитаетс из второго разр да кода перемещени в вычитателе 9, а единица заема вычитаетс из старших разр дов этого кода и гаситс при формировании последнего разр да.Similarly to the process described above, modulo 2 adds the state of sensor 2 to the state of sensor 1 at the beginning of the cycle. The result of the addition is subtracted from the second bit of the transfer code in subtractor 9, and the loan unit is subtracted from the higher bits of this code and is quenched when the last bit is formed.

Следующий цикл начинаетс опросом датчика 1 рассматриваемого капала в момент по влени па выходе регистра 12 младщего разр да кода данного перемещени .The next cycle begins by polling sensor 1 of the droplet under consideration at the moment when the register output 12 of the lower-order bit appears on the code for this movement.

В сумматоре 19 производитс уточнение кодов перемещений путем сложени по модулю 2 состо ни датчика 2, соответствующего средине цикла с состо нием датчика 1, соответствующего началу цикла, и записи результата в первый разр д выходного кода. Все старщие разр ды кода, начина со второго, ггереписываютс с выхода вычитател 9 в сумматор 19 без изменени , так как в это врем вентиль 14 закрыт. Выход сумматора вл етс выходом преобразовател .In the adder 19, the movement codes are refined by adding modulo 2 the states of sensor 2 corresponding to the middle of the cycle with the state of sensor 1 corresponding to the beginning of the cycle and writing the result to the first digit of the output code. All the older bits of the code, starting with the second, are written from the output of the subtractor 9 to the adder 19 without change, since at this time the valve 14 is closed. The output of the adder is the output of the converter.

Преобразователь устроен так, что одновременно с опросом датчика 1 канала т происходит опрос датчика 2 канала т-{.The converter is designed so that simultaneously with the interrogation of the sensor 1 of channel t, the interrogation of the sensor 2 of the channel m- {takes place.

Инверторы 11 и 13 предназначены дл преобразовани пр мых кодов в обратные и наоборот . В результате двойного инвертировани кодов в течение цикла работы преобразовател в одном из регистров хран тс пр мые коды перемещений, а в другом - обратные, т. е. кажда «I кода половину своего нути проходит в виде «О, а «О - в виде «1. При построении регистров сдвига на импульсных элементах (например, ферротранзисторных модул х) введение инверторов приводит к выравниванию потреблени тока от источника питани .Inverters 11 and 13 are designed to convert direct codes to reverse ones and vice versa. As a result of double inversion of codes, during the operation cycle of the converter, direct displacement codes are stored in one of the registers, and the reverse codes are stored in the other, i.e., each “I code half of its value runs as“ O and ”“ O ”as "one. When constructing shift registers on pulsed elements (e.g., ferro-transistor modules), the introduction of inverters equalizes the current consumption from the power source.

Предмет изобретени Subject invention

Многоканальный преобразователь перемен рни в код, содержащий в каждом канале два датчика перемещени , входы которых соединены с коммутатором, а выходы - со входами триггеров, вентили, подключенные к выходам триггеров, регистры сдвига и блок управлени , один из выходов которого подключен ко входу коммутатора, а второй - ко входам вентилей, отличающийс тем, что, с целью увеличени скорости преобразовани и повышени равномерностн потреблени питани , в него введены вычитатели, инверторы вентили, сумматор по модулю 2 и элементы задержки, причем выход каждого вентил через последовательно включенные вычитатель, регистр сдвига, дополнительный вентиль и элемент задержки соединен со входом другого триггера, выход каждого регистра сдвига через инвертор соединен со вторым входом вычитател , включенного на входе другого регистра сдвига, один из входов сумматора соединен с выходом вычитател непосредственно , а другой вход сумматора соединен с выходом другого вычитател через последовательно включенные регистр сдвига, дополнительный вентиль и третий элемент задержки, вторые входы дополнительных вентилей, инверторов и третьи входы вычитателей соединены с выходами блока управлени .A multi-channel variable converter serves a code that contains in each channel two displacement sensors, the inputs of which are connected to the switch, and the outputs — to the trigger inputs, valves connected to the trigger outputs, shift registers, and a control unit, one of the outputs of which is connected to the switch input, and the second - to the inputs of the valves, characterized in that, in order to increase the conversion speed and increase the power consumption uniformity, subtractors, valve inverters, modulo 2 adder and delay elements, p The output of each valve is connected through a series-connected subtractor, a shift register, an additional valve and a delay element connected to the input of another trigger, the output of each shift register through an inverter is connected to the second input of the subtractor connected to the input of another shift register, one of the inputs of the adder is connected to the output of the subtractor directly, and the other input of the adder is connected to the output of the other subtractor through sequentially connected shift register, additional valve and the third delay element, The additional inputs of additional gates, inverters and third subtractors are connected to the outputs of the control unit.